「error detection code」を含む例文一覧(263)
＜前へ 1 2 3 4 5 6 次へ＞- A code amount control unit 42 determines a target code amount for each macroblock from the target code amount of a picture to be encoded, the prediction error of the each macroblock from the motion detection unit 36, and gain information from a camera signal processing unit 11, thereby controlling the quantization parameter of a quantization unit 20.
符号量制御部４２は、符号化対象ピクチャの目標符号量と、動き検出部３６からのマクロブロック毎の予測誤差と、カメラ信号処理部１１からのゲイン情報から、マクロブロック毎の目標符号量を決定し、量子化部２０の量子化パラメータを制御する。 - 特許庁 - To provide an error detecting device capable of accelerating processing and appropriately performing processing, especially even if dummy data is attached when a receiving side performs error detection of transmission data to which the frame CRC in every frame and the two-level error detection code of a unit CRC about the whole plural frames are attached.
フレームごとのフレームＣＲＣと複数のフレーム全体についてのユニットＣＲＣの二階層誤り検出符号が付加された送信データに対して受信側で誤り検出を行う際に、処理の高速化を図ることができ、特に、ダミーデータが付加されていても適切に処理を行うことができる誤り検出装置を提供する。 - 特許庁 - An information processing apparatus for achieving error control for performing error detection/error correction includes: an information bit stream obtaining part for acquiring an information bit stream; and an encoding part for generating a redundant bit stream with which error control can be performed on the entire information bit stream, by encoding using a predetermined code based on the information bit stream, and for generating a code word containing the information bit stream and the redundant bit stream.
誤り検出・誤り訂正を行う誤り制御を実現するための情報処理装置は、情報ビット列を取得する情報ビット列取得部と、情報ビット列に基づき、所定の符号を用いた符号化により、情報ビット列全体の誤り制御を実行可能な冗長ビット列を生成して、情報ビット列と冗長ビット列とを含む符号語を生成する符号化部とを備える。 - 特許庁 - The generated common key, a detection code for detecting a transmission error of the common key, and a control signal indicating print processing are transmitted to the printer 12 by infrared communication.
そして、生成された共通鍵、共通鍵の伝送エラーを検出するための検出符号、および、印刷処理を表す制御信号が、赤外線通信によりプリンタ１２に送信される。 - 特許庁 - Further, the coefficient control circuit 90 stores the tap coefficient value, which is obtained when the number of code errors detected by an error detection circuit 71 is equal to or smaller than a prescribed value, into the coefficient storage circuit 91.
係数制御回路９０は、さらに、誤り検出回路７１で検出した符号誤り数が所定の値以下のときのタップ係数値を係数記憶回路９１に記憶させる。 - 特許庁 - A CPU 40 inputs a report start signal into an error code display device 15, a lamp controller 55 and a voice controller 56 in response to the first detection signal from a key sensor 52.
ＣＰＵ４０は、鍵センサ５２からの第１検知信号に応答して、エラーコード表示装置１５、ランプ制御装置５５、及び音声制御装置５６に報知開始信号を入力する。 - 特許庁 - In an EEPROM 7 as a memory, a memory address in which data are stored and an error detection code are stored in such a memory address relation that memory address values are shifted by one.
メモリとしてのＥＥＰＲＯＭ７には、データが記憶されるメモリアドレスと対応する誤り検出符号とが例えばメモリアドレス値が１つづつシフトしたメモリアドレス関係で記憶されている。 - 特許庁 - The semiconductor device 1 which incorporates a data memory 10, a code memory 11 stored with ECC codes and an ECC circuit 12 that generates the ECC codes and performs error detection is demonstrated.
データ用メモリ１０、ＥＣＣコードを格納するコード用メモリ１１、当該ＥＣＣコードを生成しエラー検知を行なうＥＣＣ回路１２を内蔵する半導体装置１が開示されている。 - 特許庁 - A post processor 114 generates syndrome by using a parity bit in a modulation code bit line, and performs error detection/correction to output the syndrome to a vanishing position calculation circuit 121.
ポストプロセッサ114は、変調符号ビット列内のパリティビットを利用してシンドロームを生成し誤り検出・訂正を行うと同時に、シンドロームを消失位置計算回路121へ出力する。 - 特許庁 - The expected value has the number of the same bits as the data with the EDCs, and is an error detection value of a code sequence in which only corresponding bits when the order of the direction Q is matched are set to 1, and others are set to 0.
期待値は、ＥＤＣ付きデータの同一ビット数であって、方向Ｑの順を対応づけたとき対応するビットのみを１、他を０とした符号列の誤り検出値である。 - 特許庁 - The host controller 20 receives the position detection data transmitted from the rotary encoder 21 and the error confirmation code SED via the servo controller 13 with a receiving circuit 15.
ホスト制御装置２０では、ロータリーエンコーダ２１から送信した位置検出データと誤り確認コードＳＥＤを、サーボ制御装置１３経由で、受信回路１５により受信する。 - 特許庁 - The mirrored data storage system includes a first mirrored system applying a first error detection and correction code (ECC) algorithm and a second mirrored system applying a second ECC algorithm.
ミラー化データ・ストレージ・システムは、第１のエラー検出及び訂正コード（ＥＣＣ）アルゴリズムを適用する第１のミラー化システム及び第２のＥＣＣアルゴリズムを適用する第２のミラー化システムを備える。 - 特許庁 - Code generation and error detection are performed for read-out data by a parity/syndrome generator 31 and a parity bit and syndrome are generated, and they are held in the parity/syndrome register 39.
パリティ／シンドロームジェネレータ３１により読み出しデータに対して、符号生成及び誤り検出を行いパリティビット及びシンドロームを生成し、パリティ／シンドロームレジスタ３９に保持する。 - 特許庁 - After turning on a power supply, a transfer device 14 detects a bootstrap program 111 with a 1st error inspection code 114 which is stored in a 1st storage device 11, applies error detection/correction processing to the bootstrap program 111 and transfers the processed program 111 to a 2nd storage device 12.
電源投入後、転送装置１４は、第１の記憶装置１１に格納された、第１の誤り検査符号１１４付きのブートストラッププログラム１１１を検出し、誤り検出／訂正処理を施して第２の記憶装置１２に転送する。 - 特許庁 - After a power supply is turned on, a transfer device 14 detects the bootstrap program 111 with a first error inspection code 114 stored in a first storage device 11, and performs error detection/correction processing to transfer the bootstrap program 111 to a second storage device 12.
電源投入後、転送装置１４は、第１の記憶装置１１に格納された、第１の誤り検査符号１１４付きのブートストラッププログラム１１１を検出し、誤り検出／訂正処理を施して第２の記憶装置１２に転送する。 - 特許庁 - An error detection section 101 detects errors from an input signal, consisting of a plurality of block data and of an error check code, a packet division section 102 decides a packet into each blocks, and an image- decoding section 103 decodes an image.
複数のブロックデータと誤り検出符号とからなる入力信号に対して誤り検出部１０１により誤り検出を行った後に、パケット分割部１０２により個々のブロックに分割して、画像復号部１０３にて画像の復号を行う。 - 特許庁 - The optical disk is provided with, on a substrate, a recording region for recording user data and a management region having an identification information region for recording disk-specific identification information such as address information (ID), an SYN code or an error detection code (EDC).
基板上に、ユーザデータが記録される記録領域と、アドレス情報（ＩＤ）、ＳＹＮＣコード又はエラー検出コード（ＥＤＣ）等のディスク固有の識別情報が記録される識別情報領域を有する管理領域と、を備える光ディスク。 - 特許庁 - A frequency characteristics detection section 182 obtains a frequency characteristic Rm, on the basis of a code error Rj between a reception signal after error correction and a reception code before correction, detected by an error correction section 210, and a correlation calculation section 183 calculates the correlation, between the frequency characteristic Rm and a frequency characteristic Ro of previous frame stored in a memory 184.
誤り訂正部２１０で検出された誤り訂正後の受信符号と訂正前の受信符号との符号誤差Ｒｊをもとに、周波数特性検出部１８２でその周波数特性Ｒｍを求め、この周波数特性Ｒｍとメモリ１８４に格納されている１フレーム前の周波数特性Ｒｏとの相関を相関算出部１８３により算出する。 - 特許庁 - In the case of transmission, an error check code is added to the transmission frame, and in the case of reception, a transmission frame check circuit checks a signal received from encoder/decoder 431, 432 and a code violation detection signal, adds a detection result to a repeated transmission frame and a counter counts various states.
送信の際には、伝送フレームに誤り検出符号を付加し、受信の際には、伝送フレームチェック回路４２２_1，４２２_2でエンコーダ／デコーダ４３_1，４３_2からの受信信号とコードバイオレーション検出信号からチェックを行い、リピートする伝送フレームに検出結果を付加し、カウンタ４２６_1，４２６_2で各種状態をカウントする。 - 特許庁 - Then, this selects a correlative detection method for getting the correlation between an appropriate received signal and a specified code when viewed from the view point of dropping the error detection percentage in cell search, in the case that there is a frequency deviation, based on the detected frequency deviation.
そして、検出された周波数偏差に基づいて、その周波数偏差がある場合に、セルサーチにおける誤検出率を低下させる観点からみて、適切な受信信号と所定コードとの相関を求める相関検出方法を選択する。 - 特許庁 - The control section 30 includes a synchronizing signal detection section 31, a code error correction section 32, a diversity composite section 33, a diversity buffer 34, a decoding section 35, an address detection section 36, an intermittent reception control section 37, a timing maintenance section 38, and a message memory 39.
制御部３０は、同期信号検出部３１、符号誤り訂正部３２、ダイバーシチ合成部３３、ダイバーシチバッファ３４、デコード部３５、アドレス検出部３６、間欠受信制御部３７、タイミング維持部３８およびメッセージメモリ３９を含んでいる。 - 特許庁 - The converter has a synthesis circuit 60 synthesizing the change waveforms of the codes of the comparators 8a-8d, plural code change point vicinity detection means detecting the change of the codes of the comparators 8a-8d and an error correction circuit 51 removing noise occurred in the change point of the code based on the output of the code change point vicinity detection means.
本装置は、比較器のコードの変化波形を合成する合成回路と、この合成回路の変化波形を入力し、比較器のコードの変化を検出する複数のコード変化点近傍検出手段と、このコード変化点近傍検出手段の出力に基づきコードの変化点で生じるノイズを除去するエラー補正回路とを有することを特徴とする装置である。 - 特許庁 - The data transmission device transmits data, which is the transmission target data divided into a plurality of blocks, and a code related to error detection corresponding to each of the blocks to the data reception device.
そして、データ送信装置は、送信対象データを複数のブロックに分割したデータと、それぞれのブロックに対応する誤り検出に係る符号をデータ受信装置に送信することを特徴とする。 - 特許庁 - If the communication abnormality (shown by an X mark) is caused to a response 43 that is replied to an R/W 21 after an IC card 23 carried out a subtraction command 41, an error detection code of a communication block shows the abnormality.
ＩＣカード２３が減算コマンド４１を実行した後、Ｒ／Ｗ２１へ返信するレスポンス４３に通信異常（Ｘ印で示す）が生じると、通信ブロックの誤り検査符号が異常を示す。 - 特許庁 - First, storage information is read out as it is from an access range of this time and an adjacent range on an adjacent track and adjacent to the access range, without being subjected to error detection by an ECC code or other operation.
まず、今回のアクセス範囲と、隣のトラック上で、そのアクセス範囲に隣接する隣接範囲とから記憶情報が、ＥＣＣ符号による誤り検出等が行われずにそのまま読み出される。 - 特許庁 - When detecting the specific code in the received image signal, the part 107 displays an image which can be decoded by the time just before the occurrence of an error and makes a period from the time just after the occurrence of the error to the detection of the next synchronous word.
画像復号部１０７では、受信した画像信号内に特定符号を検出すると、誤り発生直前までに復号できた画像を表示し、また誤り発生直後から次の同期語を検出するまでの間を隠蔽処理対象とする。 - 特許庁 - A detection whether an error occurs or not in the image signal is made by a communication detecting unit 152b based on the check code, then re-transmission request is to be transmitted to the camera head 1a side via the 3 wired serial I/F if occurrence of the error is detected.
通信検出部１５２ｂでその検査コードに基づいて画像信号に誤りが発生しているかどうかを検出し、誤りが発生していることを検出したら３線シリアルＩ／Ｆを介してカメラヘッド１ａ側に再送要求を送信する。 - 特許庁 - In such a system configuration, the check of an error detection code (BCC) added to a message transmitted from the terminals 6-14 for detecting an error can be switched to either the case that it is performed by the CCU 1 or the case that it is performed by the repeaters 2-4.
このようなシステム構成において、端末６〜１４から送信されるメッセージに付加され誤りを検出するための誤り検出符号（ＢＣＣ）のチェックを、中央制御装置１が行う場合と中継装置２〜４が行う場合とに切り替え可能とする。 - 特許庁 - To improve the error detection rate of reception data without lowering transmission efficiency by converting the reception data to a code violation pattern of an optional bit length when the level abnormality of transmission signals or the pulse width abnormality or the code violation abnormality of the reception data is detected.
伝送信号のレベル異常や受信データのパルス幅異常、符号違反異常を検出したとき、その受信データを任意ビット長の符号違反パターンに変換して伝送効率を低下することなく受信データの誤り検出率を向上させる。 - 特許庁 - This device comprises; an NVRAM 33 for registering a diagnostic program DPx; an abnormality detection part 90 for detecting an abnormality within the copying machine and outputting an error code EC; and a CPU 55 for receiving the diagnostic program DPx corresponding to the error code input from the detection part 90 from the NVRAM 33 and executing problem solving and restoration processing of the copying machine 100.
診断プログラムＤＰｘを登録するＮＶＲＡＭ３３と、当該複写機１００内の異常を検出してエラーコードＥＣを出力する異常検出部９０と、この異常検出部９０から入力したエラーコードＥＣに対応する診断プログラムＤＰｘをＮＶＲＡＭ３３から受けて当該複写機１００の問題解決復旧処理を実行するＣＰＵ５５とを備えるものである。 - 特許庁 - The interface circuit includes: a sampling circuit 90 for sampling data DTO transferred via a differential signal line for data transfer on the basis of a clock CLK transferred via a differential signal line for clock transfer; and a preamble error detection circuit 100 for carrying out the detection processing of a preamble code on the basis of the sampled data to inform the sampling circuit 90 about a preamble error when no preamble code is detected.
インターフェース回路は、データ転送用の差動信号線を介して転送されるデータＤＴＯを、クロック転送用の差動信号線を介して転送されるクロックＣＬＫに基づいてサンプリングするサンプリング回路９０と、サンプリングされたデータに基づいてプリアンブルコードの検出処理を行い、プリアンブルコードが検出されなかった場合にプリアンブルエラーを通知するプリアンブルエラー検出回路１００を含む。 - 特許庁 - In a time zone while the communication device performs DMA transmission through a common transmission path 20 between each communication part and a corresponding storage part, an error code computer 40 acquires address and data from the common transmission path 20, and computes the error detection code of the communication data using the acquired address and data, and stores the results in a register.
各通信部と対応する記憶部との間で、共通伝送路２０を介してＤＭＡ転送を行っている時間帯において、誤り符号計算部４０は、共通伝送路２０からアドレスとデータとを取得し、取得したアドレスとデータとを用いて、通信データの誤り検出符号を算出して、結果レジスタに格納する。 - 特許庁 - When writing data configuring a data frame to be sent out onto a communication path in a main memory, an error detection code is simultaneously added and recorded on the memory and is sent out simultaneously when configuring a transmission/reception frame thereafter.
通信路上に送出するデータフレームを構成するデータを、メインメモリに書き込む際に、同時に誤り検出符号を付加してメモリ上に記録し、その後送受信用フレームを構成する際に同時に送出する。 - 特許庁 - To provide a technique enabling the normal processing of compression-encoded data with an error detection code, even if encrypted, without requiring a meaningless retransmission request or the like on a device which receives and reproduces the data.
誤り検出符号が付加された圧縮符号化画像データを暗号化したとしても、それを受信し再生する側の装置において無意味な再送要求等を行わず、正常な処理を行えるようになる。 - 特許庁 - A receiver 100 acquires a signal which includes a plurality of information bits and a remainder value, formed by dividing the plurality of information bits by a generating polynomial for the error detection code through a transmission route.
受信装置１００は、伝搬路を介して、複数の情報ビットと、複数の情報ビットを誤り検出符号用の生成多項式で除算して生成された剰余値とが含まれた信号を取得する。 - 特許庁 - The controller generates a second error detection code from second information output as a result obtained by executing the program by a second processor configured such that the second processor outputs the same arithmetic result as the first processor.
そして、第一プロセッサと同一の演算結果を出力するべく構成されている第二プロセッサがプログラムを実行した結果として出力する第二情報から第二誤り検出符号を生成する。 - 特許庁 - The PN code generating circuit 2 includes a coding circuit 20, a register 21, an error correction/detection circuit 22 and a linear circuit 23, and part of a plurality of bit parallel outputs from the linear circuit 23 is fed back to the coding circuit 20.
ＰＮ符号発生回路２、６は、符号化回路２０、レジスタ２１、誤り訂正／検出回路２２及びリニア回路２３を含み、このリニア回路２３からの複数ビットパラレル出力の一部を符号化回路２０へフィードバックして構成する。 - 特許庁 - A main CPU 35 of the main control section 31 judges a kind of abnormality caused in the machine body upon receipt of an input signal from an abnormality detection sensor, and transmits a specified error code corresponding to the judgement result to the sub-control section 33.
主制御部３１のメインＣＰＵ３５は、異常検知用のセンサからの入力信号を受けて機体で発生した異常の種類を判別し、その判別結果に応じた固有のエラーコードを副制御部３３に伝送する。 - 特許庁 - Moreover, an error inspection unit of a storage controller 12 checks the data quality of the respective material data of the active system and the standby system using an error detection code which is added to the material data of the respective systems after encoding of video input units 13, 14, and the material data of an abnormal system are removed from the storage 11.
また、映像入力部１３，１４によるエンコード後に各系の素材データに付加される誤り検出符号を利用して、ストレージコントローラ１２の誤り検査部にて現用系及び予備系それぞれの素材データのデータ品質をチェックするようにし、異常な系の素材データをストレージ１１から削除するようにしている。 - 特許庁 - To provide a carrier phase tracker and a pseudo noise code signal tracker in which the detection accuracy/sensitivity of a phase error is improved by using bit inversion timing information even with no navigation message information without complicating a circuit configuration.
航法メッセージの情報が無い状態でも、そのビット反転タイミング情報を用い、且つ回路構成を複雑にすることなく、位相誤差の検出精度・感度を向上させたキャリア位相追尾装置および擬似雑音コード信号追尾装置を構成する。 - 特許庁 - The ECC code for relieving normal data of pages P1 to P30 being assembly of cells MC1 to MC30 being cells other than the above by lower error detection correcting capability than normal data of pages P0, P31 is stored in the memory region 11b-2.
メモリ領域１１ｂ-2には、それ以外のセルＭＣ１〜ＭＣ３０の集合であるページＰ１〜Ｐ３０の通常データを、ページＰ０，Ｐ３１の通常データよりも低いエラー検出訂正能力によって救済するためのＥＣＣコードを格納させる。 - 特許庁 - When the transfer is normally completed, a CPU 10 applies error detection/correction processing to a main program 112 with a 2nd error inspection code 115 by performing the bootstrap program 111 stored in the 2nd storage device 12 and transfers the processed main program 112 to a 3rd storage device 13 so as to branch to the main program 112 stored in the 3rd storage device 13.
転送が正常に完了した場合、ＣＰＵ１０は、第２の記憶装置１２上のブートストラッププログラム１１１を実行することにより、第２の誤り検査符号１１５付きのメインプログラム１１２に誤り検出／訂正処理を施して第３の記憶装置１３に転送し、第３の記憶装置１３上のメインプログラム１１２に分岐する。 - 特許庁 - When transfer is normally completed, a CPU 10 executes the bootstrap program 111 on the second storage device 12 to perform error detection/correction processing to a main program 112 with a second error inspection code 115, transfers the main program 112 to a third storage device 13 , and runs the main program 112 on the third storage device 13.
転送が正常に完了した場合、ＣＰＵ１０は、第２の記憶装置１２上のブートストラッププログラム１１１を実行することにより、第２の誤り検査符号１１５付きのメインプログラム１１２に誤り検出／訂正処理を施して第３の記憶装置１３に転送し、第３の記憶装置１３上のメインプログラム１１２に分岐する。 - 特許庁 - A function for obtaining the checking code added to data before data input from the outside are stored in the storage device, and a function for performing checking of data output from the storage device on the basis of the checking code are installed, thereby enabling detection of data error generated on a receiving side storage device.
また、通信インターフェース装置の受信機能として、外部から入力されるデータをメモリに格納する前に、データに付加された誤り検査符号を取得する機能と、その誤り検査符号に基づいて、メモリから出力されたデータの誤り検査を行う機能とを設けることで、受信側メモリ上で発生するデータエラーを検出することができるようになる。 - 特許庁 - A data check part 2 verifies normality of the information in procedures different form the ones stipulated by an interface standard with the host device based on the error detection code to be transmitted from the host device and simultaneously adds a check code generated in procedures different from the ones of the interface standard to data read from a recording medium 5.
データチェック部２は、上位装置から送られる誤り検査符号をもとに上位装置との間のインターフェイス規格で規定された手順とは異なる手順で情報の正常性を検証するとともに、記録媒体５から読み出されたデータに対して上記インターフェイス規格と異なる手順で生成したチェックコードを付加する。 - 特許庁 - Each bit E1-Em of an error detection code contained in preformatted information is generated as a parity check bit of a plurality of data column formed by dividing each of bits S1-Sm forming a sector number and each of bits T1-Tn forming a track number respectively.
プリフォーマット情報に含まれる誤り検出符号の各ビットＥ_１〜Ｅ_ｍを、セクタ番号を構成する各ビットＳ_１〜Ｓ_ｍとトラック番号を構成する各ビットＴ_１〜Ｔ_ｎとをそれぞれ分割して構成した複数のデータ列のパリティチェックビットとして生成する。 - 特許庁 - User data are input from a host to an EDC (Error Detection Code) arithmetic circuit 101, and addition of EDC by an EDC circuit 101 and scramble processing by a scrambling arithmetic circuit 102 are performed by transferring data between those circuits not through a memory 103.
ユーザーデータは、ホストからＥＤＣ演算回路１０１に入力され、ＥＤＣ回路１０１によるＥＤＣの付加と、スクランブル演算回路１０２によるスクランブル処理が、メモリ１０３を介することなく、これら回路間でデータの授受を行って実行される。 - 特許庁 - To reduce an error overlooking rate (probability of determining noise as presence of a signal) in case of receiving a noise in the state of non-signal by increasing the frequency of code determination with oversampling to a symbol period in sampling of an detection output in a receiver of a track circuit.
軌道回路の受信装置における検波出力のサンプリングにおいて、シンボル周期に対してオーバーサンプリングして符号の判定回数を増やし、無信号の状態でノイズを受信する場合の誤り見逃し率（ノイズを信号有と誤判断する確率）を下げることを課題とする。 - 特許庁 - At this time, a localized medium noise quantity is estimated from successive code patterns of the PRML decoding result and the occurrence probability of the error event is corrected to increase detection precision, thereby realizing data demodulation of high precision by a simple circuit means through conventional most likelihood decoding.
このとき、ＰＲＭＬ復号結果の前後符号パターンから局在する媒体雑音量を推定し、これにより誤り事象の発生確率を補正して検出精度を高めることにより、従来最尤復号より、高い精度でのデータ復調を簡便な回路手段で実現することができる。 - 特許庁 - A network interface unit 17 of a server 1 determines whether the transmission scheme of a packet to be transmitted is either multicast or unicast, adds a second FEC in the case of multicast or adds an error detection code for ARQ in the case of unicast, and transmits the packet to each client.
サーバ１のネットワークインタフェース部１７は、送信すべきパケットの伝送方式がマルチキャストとユニキャストの何れであるかを判定し、マルチキャストである場合には第２のＦＥＣを付加し、ユニキャストである場合にはＡＲＱ用のエラー検出符号を付加して各クライアントへ送信する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
