「expected value」を含む例文一覧(758)
＜前へ 1 2 .... 6 7 8 9 10 11 12 13 14 15 16 次へ＞- In addition, in the demand record, for each consecutive unit period is included a front-loading factor which is a ratio of the actual demand value to the expected demand value; wherein the inventory plan creation device, using the front-loading factor included in the acquired demand record, reviews distribution of the corrected demand record for each unit period.
また、需要実績には、連続する単位期間毎に、実際の需要値の当該需要値の予想値に対する比率である前倒係数が含まれており、在庫計画作成装置は、取得した需要実績に含まれる前倒係数を用いて、補正された需要実績の単位期間毎の配分を見直す。 - 特許庁 - In Section 3, we saw that from the standpoint of increasing the added value of services, providing services of stable quality and differentiation from competitors, and providing the high-value services expected by customers that raise customers' evaluations, are both issues that should be addressed by small and medium service enterprises.
第3節では、サービスの付加価値の向上という視点から、安定した品質のサービスを提供することや、顧客が期待する高い価値のあるサービスを提供することで顧客の評価を高め、他社との差別化を図っていくことが、中小サービス産業が取り組むべき課題であることを指摘した。 - 経済産業省 - Before the welding process of the constituent part that is fitted lastly before the stabilizing process, the torsion value of the frame is measured (S6), and according to this torsion value, the frame 7 is deformed and the shape is controlled so that the deformation that may be expected in the stabilizing process may be offset, and the constituent part is welded (S7-S9).
スタビライズ工程の前に最後に取り付けられる構成部品の溶接前に、フレームのねじれ量を測定し（Ｓ６）、このねじれ量に応じて、スタビライズ工程での発生が見込まれる変形が打ち消される形状となるように、フレーム７を変形させてその形状を制御し、構成部品を溶接する（Ｓ７〜Ｓ９）。 - 特許庁 - Asked about the concrete (expected) effects of collaboration, on the other hand, many enterprises engaging in business collaboration said "improvement of ability to develop new products, plan products and develop technologies," "expansion of market outlets and expansion of ability to develop markets" and "expansion of sales and value added." Many therefore have as their objective increasing value added (Fig. 2-1-70).
一方、事業連携を行っている企業に「連携体の具体的効果（期待する効果）」を尋ねたところ、「新商品開発力・製品企画力・技術開発力の向上」「販路の拡大、市場開拓能力の拡大」「売上・付加価値の拡大」といった高付加価値化を目的としたものが多い（第2-1-70図）。 - 経済産業省 - At such a time, while comparing the response APDU returned from the IC card with a response APDU as an expected value read out of the command group file and confirming mutual matching of the both, the command APDUs are successively sent to the IC card.
このとき、ＩＣカードから返却されるレスポンスＡＰＤＵをコマンド群ファイルから読み出した期待値としてのレスポンスＡＰＤＵと比較して両者の一致を確認しながら、順次コマンドＡＰＤＵをＩＣカードに送出する。 - 特許庁 - When the F15 is judged and the simulation result does not agree with an expected value, an HDL F11 is corrected or a restriction condition of a logic synthesis restriction F10 is changed to execute an automatic gated changing logic synthesis step S11 again.
Ｆ１５を判断し、シミュレーション結果が期待値と不一致の場合は、ＨＤＬＦ１１の修正を行うか論理合成制約Ｆ１０の制約条件を変更して、再度自動ゲーテッド化論理合成ステップＳ１１を実行する。 - 特許庁 - Then, since the assigned purchaser's device pays an amount to be paid to a seller's device which sends in the article as an amount equal to decrease of an expected evaluation value of other purchaser's devices by participation of the purchaser's devices, the auction has the Pareto efficiency.
そして、割当てられた買手装置がその商品を出品した売手装置に支払う額を買手装置の参加による他の買手装置の期待評価値の減少分に等しい額として支払うのでパレート効率性を持つ。 - 特許庁 - To provide a reading circuit in a data bus to be used in a computer system or the like capable of quickening a reading time for reading the same data from a plurality of registers or the like, and for confirming the data by comparing the data with an expected value.
本発明は、コンピュータシステム等で使用されるデータバスにおける読み出し回路において、多数のレジスタ等から同じデータを読み出して期待値と比較して確認する読み出し時間を高速化した読み出し回路を提供する。 - 特許庁 - When the i exceeds the is as indicated by a continuous line in (b) when the racing is caused by repetition of learning control, the timing for starting to reduce the command value Pc is delayed by a large expected time A as indicated by a continuous line in (c).
上記学習制御の繰り返しで空吹けが発生して(b) に実線で示すごとくｉがｉ_ｓを超えると、(c) に実線で示すごとく指令値Ｐ_ｃを低下させ始めるタイミングを大きな予定時間Ａだけ遅くする。 - 特許庁 - To provide a processor for preventing a processor from being operated with an erroneous performance value by confirming that a speed control command is operated with the expected number of clocks and to provide a processor speed controlling method.
本発明は、期待したクロック数で調速対象コマンドが動作していることを確認することで誤った性能値でプロセッサが動作することを防止するプロセッサおよびプロセッサ調速方法を提供することを課題とする。 - 特許庁 - In the otherwise case that the cranking time is shorter than an expected value, a minute time t is subtracted from the learning control portion, and the final current feed time of the glow plug is obtained by adding the learning control portion after subtraction and the fundamental current feed time (S13).
一方、クランキング時間が期待値より短い場合には、学習制御分から微小時間ｔを減算し、この減算後の学習制御分と基本通電時間とを合わせてグロープラグの最終通電時間とする（Ｓ１３）。 - 特許庁 - Comparators 14-1 to 14-6 compare measured clocks from a measured device 2 with an expected value in each rise of timing signals T1 to T6, and binary data in response to compared results thereof are stored in a storage element of a register 15 in order.
コンパレータ１４−１〜１４−６は、タイミング信号Ｔ１〜Ｔ６の各立ち上がりで、被測定デバイス２からの被測定クロックを期待値と比較し、その比較結果に応じた２値データがレジスタ１５の記憶素子に順次格納されていく。 - 特許庁 - In addition, during executing an internal normal game, even when the lottery of the accessary in which the degree of advantage looks higher than the normal game, the lottery of the accessary which can be won only substantially by the same probability as the predetermined expected value is performed.
また、内部通常遊技の実行中は、通常遊技よりも有利度合いが高いかのような役物抽選が行われながらも、所定の期待値と実質的に同じ確率でしか当選しない役物抽選が行われる。 - 特許庁 - The test result dout is compared with the test pattern din of the expected value by a data comparator 70, and the comparing result compout is held by an output control circuit 80 and fed out synchronously with the test clock tck.
テスト結果ｄｏｕｔは、データ比較器７０によって期待値のテストパターンｄｉｎと比較され、この比較結果ｃｏｍｐｏｕｔが出力制御回路８０に保持され、テストクロックｔｃ ｋに同期して外部へ出力される。 - 特許庁 - The fundamental current feed time to the glow plug is set on the basis of a cooling water temperature and/or an outside air temperature, and whether a cranking time in previous run resulting from the drive of a starter after preheating for the fundamental current feed time is longer than an expected value (S11) or not is determined.
グロープラグの基本通電時間を冷却水温や外気温によって設定し、この基本通電時間による予熱後のスタータの駆動による前回のクランキング時間が期待値より長いか否かを判定する（Ｓ１１）。 - 特許庁 - The control part 10 comprises an inspection control part 13 for inspection control, and an error control part 14 for controlling the inspection device 1 when pickup image data by a CCD camera 6 do not match expected value image data.
制御部１０は、検査制御を行なう検査制御部１３と、ＣＣＤカメラ６による撮像画像のデータと、期待値画像のデータとが一致しない場合に検査装置１を制御するエラー制御部１４とから構成されている。 - 特許庁 - The condition of use of an aberration corrector from which a higher resolution can be expected is simulated and by comparing with the calculation value of the beam diameter in the case there is no corrector power source noise although there is aberration, the device is automatically adjusted by deciding the best resolution condition.
より高分解能の見込める収差補正器の使用条件をシミュレーションし、収差はあるが補正器電源ノイズのない場合のビーム径の計算値と比較し、最良の分解能の条件を決めて装置を自動調整する。 - 特許庁 - Subsequently, between adjacent interconnect lines with a small pitch whose wiring delay is expected to exceed a predetermined value in the wiring design, an adhesion preventing layer for preventing adhesion with an interlayer dielectric 16 formed on these interconnect lines is formed.
ついで、配線設計上配線遅延が所定値を超えると予測される、配線間のピッチの小さい隣り合う配線間に、この配線上に形成される層間絶縁層１６との密着を阻害する密着阻害層を形成する。 - 特許庁 - Test input of the random pattern and an output from the memory 101 compose a test input of the logic circuit 103, it is decided whether a fault exists or not by taking the output response into a compression circuit 106 and comparing it with an expected value.
ランダムパタンのテスト入力と、メモリ１０１からの出力を論理回路１０３のテスト入力とし、その出力応答を圧縮回路１０６に取り込んで期待値と比較することで、不良があったかどうかを判断する。 - 特許庁 - NAND circuits 4g and 4h input outputs of EXCLUSIVE-OR circuits 3g and 3h, deciding timing signals 4a and 4b generated from a timing generator 1 and an expected value pattern 4e to be output from a pattern generator 6.
ＮＡＮＤ回路４ｇ，４ｈはＥＸＯＲ回路３ｇ，３ｈ各々の出力とタイミング発生器１の発生する判定タイミング信号４ａ・４ｂとパタン発生器６から出力される期待値パタン４ｅを入力とする。 - 特許庁 - To reduce time for executing simulation and the number of times of the executions of the simulation by continuing to verify a poststage logic circuit block without stopping the simulation, even if the result of processing by a preceding stage logic circuit brings a disagreement with an expected value.
前段論理回路ブロックの処理結果に期待値との不一致が発生してもシミュレーションを停止せず、後段論理回路ブロックの検証を継続して実行することによりシミュレーション実行時間、回数を削減する。 - 特許庁 - Besides, the Pachinko game machine 10 stores an expected value indicating an index of a specific display mode which is set in accordance with each of at least a plurality of specific representation patterns in a plurality of kinds of representation patterns.
また、パチンコ遊技機１０には、複数種類の演出パターンのうち少なくとも複数の特定演出パターンのそれぞれに対応して設定された特定の表示態様となる指標を示す期待値が記憶されている。 - 特許庁 - A benefit is that, since the recipient views the section on a trial basis while having anticipated the value of the section, the recipient is more inclined to trial view unknown content, and the recipient can be expected to view more content by the content producer.
さらに、セクションの価値を予想して試し視聴ができるので、受信者にとっては未知のコンテンツを試しやすくなるという利点があり、コンテンツ配信者にとってはより多くのコンテンツを視聴してもらえると期待できる。 - 特許庁 - In the initialization processing, when the F0 (H) is preserved in the command save area, the microcomputer for the put-out control adds 15 to the initial value of an expected total of put-out prize balls counter set in the installation area (steps S721 and S722).
初期設定処理において、払出制御用マイクロコンピュータは、コマンド保存領域にＦ０（Ｈ）が保存されていたら、設定領域にセットされている賞球払出予定総数カウンタ初期値に１５を加算する（ステップＳ７２１，Ｓ７２２）。 - 特許庁 - The main control circuit (71) uses an internal lottery table so arranged that the probability of winning the replay is made higher in the RT (replay time) section and the expected value of the number of tokens to be put out per token betted on one game is less than 1.
主制御回路（７１）は、ＲＴ区間では、リプレイに当選する確率が高く構成され、一のゲームに賭けた“メダル１枚”当りに払出されるメダルの数の期待値が１より小さく構成される内部抽選テーブルを使用する。 - 特許庁 - When the external device is the operation verifying object device and the address in the main memory 404 of the writing requester is in the predetermined address area, expected value data corresponding to the processing data is read out of the main memory 404.
そして、外部デバイスが動作検証対象デバイスであり、且つ書き込み要求先のメインメモリ４０４内のアドレスが所定のアドレス領域内である場合には、処理データに対応する期待値データをメインメモリ４０４から読み出す。 - 特許庁 - The battery final reaching temperature estimation means 10 calculates a battery estimation final reaching temperature estimated from a residual capacity of a battery and an internal resistance value at the maximum output running expected in an electric vehicle.
バッテリ最終到達温度推定手段１０は、電動自動車において想定される最大出力走行時においてバッテリの残容量と内部抵抗値とから推定されるバッテリ推定最終到達温度を算出する。 - 特許庁 - A test execution control means 1 instructs a test information input means 2, a test instruction sequence generating means 3, an expected value generating means 4, and a test execution result decision means 5 to perform processings and performs execution control over the whole test.
試験実行制御手段１は、試験情報入力手段２と試験命令列生成手段３と期待値作成手段４と試験実行結果判定手段５とに対して処理を指示し、試験全体の実行制御を行う。 - 特許庁 - When the out-of-allowable area exists, 2nd layout data having a 2nd expected value based on a 2nd layout design rule different from a 1st layout design rule are prepared for the out-of-allowable area in a step ST05.
次に、許容外領域が存在する場合には、工程ＳＴ０５において、許容外領域に対して、第１のレイアウトデザインルールと異なる第２のレイアウトデザインルールに基づいた第２の期待値を持つ第２のレイアウトデータを作成する。 - 特許庁 - The information recording medium playback method uses two signals I1, I2 concerned with a parameter to be corrected and finds a correction coefficient (k) from impulse responses of respective signals and the expected value of noise and uses a signal to which an arithmetic operation employing an expression; (I1+I2)+k(I1-I2) is applied, for playback.
補正したいパラメータに関わる２つの信号Ｉ１、Ｉ２を使用し、各信号のインパルス応答、ノイズの期待値から、補正係数ｋを求め、下記式（Ｉ１＋Ｉ２）＋ｋ（Ｉ１−Ｉ２）なる演算を施した信号を再生に使用する。 - 特許庁 - In the external test device 150, the external output data outputted by the output creating circuit 106 is compared with an expected value in the one test period, thereby recognizing the goodness/badness of the a-memory 110, b-memory 111, c-memory 112, and d-memory 113.
外部試験装置150において、前記１試験周期中において、出力作成回路106より出力される外部出力データと期待値とが比較されることにより、aメモリ110、bメモリ111、cメモリ112、dメモリ113の良否が確認される。 - 特許庁 - A module which performs an unexpected branch is specified by comparing the program branch expected value information table 101 and the module trace information 102, and the bug slip 105 is notified to the person in charge of designing of the module concerned.
そして、プログラム分岐期待値情報テーブル１０１とモジュールトレース情報１０２を比較することにより、期待しない分岐を行っているモジュールを特定し、該当するモジュールの設計担当者に対してバグ票１０５を通知する。 - 特許庁 - *Based on the descriptions provided in the Uniqueness (Attachment 5) and Added Value (Attachment 6) sections, enter specific details about the expected economic effects and ripple effects of establishing a Regional Headquarters/R&D site in Japan.
＊新規性（別添５）及び付加価値性（別添６）に記載した内容を踏まえ、当該拠点における統括業務又は研究開発業務を行うことにより見込まれる経済効果・波及効果等を具体的に記載すること。 - 経済産業省 - A test pattern success/failure judging circuit includes a second logical circuit group capable of holding the parallel signals for a plurality of channels outputted from a receiving circuit 15, a third logical circuit group generating the expected value of the signal newly outputted from the receiving circuit, and a fourth logical circuit group comparing the parallel signals presently received from the receiving circuit and the expected value, thereby no signal synchronization is required for this signal comparison.
受信回路（１５）から先に出力された複数チャネル分のパラレル信号を保持可能な第２論理回路群と、この保持信号に基づいて、上記受信回路から新たに出力される信号の期待値を生成する第３論理回路群と、受信回路から現在取り込まれたパラレル信号と上記期待値とを比較する第４論理回路群とを含んでテストパターン合否判定回路を構成することにより、上記信号比較における信号同期を不要とする。 - 特許庁 - A scanning test of a combination circuit 200 is performed on the basis of a test pattern generated by a scan pattern generation circuit 300, a comparison control circuit 400 compares a test result with an expected value to check the shifting of the flip-flops 100-105.
スキャンパターン生成回路３００で生成したテストパターンに基づいて組み合せ回路２００のスキャンテストを実行し、比較制御回路４００がテスト結果と期待値との比較を行い、フリップフロップ１００〜１０５のシフト動作の確認を行う。 - 特許庁 - The same data as data supplied for writing in random access memories 6, 15 at the time of writing are inputted to inequality detecting circuits 7, 16 as an expected value at the time of reading, and the data are compared with data read out from the random access memories 6, 15 at the time of reading.
不一致検出回路７，１６はライト時にランダムアクセスメモリ６，１５に書き込むために供給されたデータと同じデータがリード時に期待値として入力され、リード時にランダムアクセスメモリ６，１５から読み出されたデータと比較する。 - 特許庁 - This device is provided with a detecting section 35 detecting a state of the prescribed terminal plural times at the time of applying a power source, and test sections 37, 31 activated when detected results of plural times by the detecting section 35 are all an expected value.
電源の投入時に、所定の端子の状態を複数回検出する検出部３５と、検出部３５による複数回の検出結果がいずれも期待値のときに活性化される試験部３７、３１とを備えたことを特徴とする。 - 特許庁 - An information processing part 163 uses the error rate of the latest bit out of N-bits for finding an error rate expected value for an error of the latest bit in a transmission bit string due to the appearance of each of bit patterns in a unit bit string.
情報処理部１６３は、単位ビット列の各ビットパターンについて、そのビットパターンの出現に起因して、送信ビット列の最新のビットが誤る誤り率期待値を、Nビットのうちの、最新のビットが誤る誤り率を用いて求める。 - 特許庁 - A storage device 28 stores a labor rate derived by dividing by total work time for a predetermined period a value derived by adding an expected profit to a cost that includes at least personnel expenses for the predetermined period and omits at least facility fixed cost.
記憶装置２８は、所定期間における少なくとも人件費を含むとともに少なくとも設備固定費を除いた原価に予定利益を加算した値を、当該所定期間の総作業時間にて除して求めたレバーレートを記憶する。 - 特許庁 - To easily and quickly perform functional tests on a semiconductor integrated circuit with a small number of probes even when the number of outputs of the circuit is large without preparing any complicated expected value data by reducing the number of terminals for test.
機能試験に複雑な期待値データを作成する必要がなく、簡単に素早くテストすることが可能で、且つテスト用端子数を減少させることにより、出力数が多くとも簡単に少ないプローブ針数でテストができるようにする。 - 特許庁 - A voltage adjusting circuit ESA outputs the adjusting signal ADJ in accordance with cell current made to flow through respectively the memory cells EMC for evaluation when read-out operation of the memory cell EMC for evaluation is performed in order to approach the internal voltage VBST to an expected value.
電圧調整回路ＥＳＡは、内部電圧ＶＢＳＴを期待値に近づけるために、評価用メモリセルＥＭＣの読み出し動作時に、評価用メモリセルＥＭＣにそれぞれ流れるセル電流に応じて調整信号ＡＤＪを出力する。 - 特許庁 - A device proposes the manufacturing plan with the best management index for a scenario with the maximum probability, and calculates management indexes of two scenarios when an expected value of one factor is changed and a swing, which is a difference between the management indexes.
発生確率最大のシナリオに対して経営指標が最良となる生産計画を立案し、ある一つの要因の予測値を変化させたときの二つのシナリオの経営指標、および経営指標の差分である振れ幅を算出する。 - 特許庁 - In a second measuring mode, the first detection unit functions as a single detecting structure and three-dimensional radiation source distribution (second image) is formed by a maximum likelihood estimation expected value maximization operation based on the response characteristics of this unit and actual results of detection.
第２測定モードでは、第１検出ユニットが単一の検出構造体として機能し、その応答特性と実際の検出結果とに基づく最尤推定期待値最大化演算により三次元線源分布（第２画像）が生成される。 - 特許庁 - Test pattern data is generated based on this read out program data, and memory BIST is performed by comparing data read out after the test pattern data is written in a memory to be tested with expected value pattern data corresponding to the test pattern data.
この読み出されたプログラムデータに基づいてテストパタンデータを生成し、被テスト対象メモリがテストパタンデータを書き込んだ後で読み出されたデータと、当該テストパタンデータに相当する期待値パタンデータとを比較することによりメモリＢＩＳＴを行う。 - 特許庁 - Further, when one or more specific representation patterns are selected, the Pachinko game machine 10 calculates the result by using predetermined arithmetic for an expected value corresponding to the selected specific representation patterns and performs a display corresponding to the calculated result.
更には、パチンコ遊技機１０は、１つ以上の特定演出パターンが選択された場合に、その選択された特定演出パターンに対応した期待値を所定の演算に用いて結果を算出し、その算出結果に応じた表示を行う。 - 特許庁 - To solve the following problem: although an ultraviolet-shielding wavelength close to a theoretical value is expected to be obtained because zinc oxide is a direct transition semiconductor, the application of zinc oxide to a sunscreen material is limited because recombination luminescence due to exciton occurs even at room temperature.
酸化亜鉛は直接遷移型半導体であるため，理論値に近い紫外線遮蔽波長を得ることが期待できるが，室温においても励起子による再結合発光が生じるため，サンスクリーン材への応用は制限されている。 - 特許庁 - The big win expected value graph display means is provided with a means for displaying a mark so that the present frequency of variation display becomes clear on the variation curve, based on the frequency of variation display stored in the game history data storage means.
さらに、大当り期待値グラフ表示手段は、遊技履歴データ記憶手段が記憶した変動表示回数に基いて、変化曲線上に現在の変動表示回数が判明するように目印を表示する手段を備えている。 - 特許庁 - To provide an apparatus, a method and a program for verifying LSI design, which generate a simulation environment to compare an output of a module to be verified with an expected value after an input is given to the module.
検証対象モジュールに入力を与え、検証対象モジュールの出力を期待値と比較するシミュレーション環境を生成するＬＳＩ設計検証装置、ＬＳＩ設計検証方法、及びＬＳＩ設計検証プログラムを提供する。 - 特許庁 - When the switching-back operation of a shift lever 31 is detected while the forklift is traveling, a CPU 42 divides the vehicle speed detected by a vehicle speed sensor 17 during the switch-back operation by the value of the data on assumed deceleration, to calculate the expected time required to stop the vehicle.
フォークリフト走行中にシフトレバー３１のスイッチバック操作を検出すると、ＣＰＵ４２はスイッチバック操作時の車速センサ１７の検出車速を、想定減速度のデータ値で割って、車両停止までに要する予想所要時間を計算する。 - 特許庁 - As to the first to third extracting methods, they are excluded from the selection range so as not to use the methods in the case of a sports photographing mode wherein a motion of an object is expected or in the case that variations of motions between frames in the through-image are detected by a prescribed value or over.
第１〜第３の抽出方法について、被写体の動きが予想されるスポーツ撮影モードや、スルー画像の中でフレーム間の動きのばらつきが所定値以上検出された場合には選択しないように選択範囲から除外する。 - 特許庁
