「expected value」を含む例文一覧(758)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 15 16 次へ＞- Branch metric calculation is carried out by using an average expected value obtained by sequentially executing branch metric calculation of the viterbi decoder and training or by using a predicted error value between an output signal from the partial response equalizer and an expected value calculated from a noise dispersion value obtained by sequential calculation.
ビタビ復号器のブランチメトリック演算を逐次演算により算出する平均期待値及びトレーニングあるいは、逐次演算による雑音分散値から算出した期待値との予測誤差値を用いてブランチメトリック演算を行なう。 - 特許庁 - In both cases where the output of the OR circuit 25 is at a low level when a high-level value is inputted as an expected value and where the output of the circuit 25 is at a high level when a low-level value is inputted as the expected value, the DC tests are judged as abnormal.
期待値としてハイレベルが入力された場合にＡＮＤ回路の出力がローレベルである場合、期待値としてローレベルが入力された場合に、ＯＲ回路の出力がハイレベルである場合はＤＣテスト異常と判定される。 - 特許庁 - A estimation result is used in an expected value computation of the signal to each of assumption, and moreover, discrepancy between a sample of the signal and the expected value of a modulated signal is calculated.
仮定の各々に対し信号の期待値計算の中で推定結果が用いられ、また変調された信号のサンプルと信号の期待値との間の不一致が計算される。 - 特許庁 - In a verification support device 100, test patterns 213 and 214 are generated by a test pattern generation part 201 to execute simulation and an expected value is judged by an expected value judgement part 204.
検証支援装置１００では、テストパターン生成部２０１により、テストパターン２１３，２１４を生成してシミュレーションを実行し、期待値判定部２０４により期待値判定する。 - 特許庁 - An expected value comparing circuit 120 compares 32-bit data read from a memory 110 with a preset expected value, and outputs the result of comparison for each bit.
期待値比較回路１２０は、メモリ１１０から読み出された３２ビットデータと予め設定された期待値とを比較して、１ビット毎に一致しているか否かの比較結果を出力する。 - 特許庁 - An interruption expected value collation part 10 collates an output result obtained when a hardware interruption is generated in a simulation model 1 with a previously stored interruption expected value pattern 9.
シミュレーション・モデル１でハードウェア割り込みが生じているときの出力結果は、割り込み期待値照合部１０によって予め記憶されている割り込み期待値パタン９と照合される。 - 特許庁 - Preferably, the expected value of the subsequent increment of request frequency is sought from the request frequency, and a request frequency when its expected value is maximum is used as the threshold of the cache condition.
好ましくは、リクエスト回数からその後のリクエスト回数増大量の期待値が求められ、期待値が最大になるときのリクエスト回数が、キャッシュ条件の閾値として用いられる。 - 特許庁 - An expected value pattern of a pattern memory 17 is dispersed along an unoccupied lateral direction (tester channel direction) to be brought into a pattern long sideways, in order to prevent the expected value pattern of the pattern memory 17 from getting abnormally long vertically.
パターンメモリ１７の期待値パターンが異常に縦長となるのを防止するため、空いている横方向（テスタチャネル方向）に期待値パターンを分散して、横長のパターンとする。 - 特許庁 - Further, the route allocation control section 12 calculates an expected value as an index of the number of the routes allocatable to the communication slots, selects a route allocation in which the expected value is the maximum, obtains the number of the routes allocatable to the selected communication slots after the route allocation, and updates the expected value.
また、経路割当制御部１２は、通信スロットへの経路の割当可能数の指標となる期待値を算出して、期待値が最大となる経路割当を選択し、経路割当後、選択された通信スロットに対する経路の割当可能な数を求めて、期待値を更新する。 - 特許庁 - In the testing device, each of a plurality of modules mod_pin includes an expected value comparison part 20 for comparing diagnosis data RDATA_pin, showing a diagnosis result with corresponding expected value data EXP, and outputs comparison determination data CDATA_pin, showing a comparison result by the expected value comparison part 20.
複数のモジュールｍｏｄ＿ｐｉｎはそれぞれ、その診断結果を示す診断データＲＤＡＴＡ＿ｐｉｎをそれと対応する期待値データＥＸＰと比較する期待値比較部２０を含み、期待値比較部２０による比較結果を示す比較判定データＣＤＡＴＡ＿ｐｉｎを出力する。 - 特許庁 - An expected value generation circuit 22 generates an expected value pattern on the basis of output patterns of the reference semiconductor integrated circuits 32A, 32B, and 32C, and a determination circuit 24 compares the expected value pattern generated by the expected value generation circuit 22 with an output pattern of the semiconductor integrated circuit 34 to be tested to determine whether the semiconductor integrated circuit 34 to be tested passes or fails the test.
期待値生成回路２２で、基準の半導体集積回路３２Ａ、３２Ｂ、３２Ｃの出力パターンに基づいて期待値パターンを生成し、判定回路２４で、期待値生成回路２２で生成された期待値パターンとテスト対象の半導体集積回路３４の出力パターンとを比較することにより、テスト対象の半導体集積回路３４のパス／フェイル判定を行う。 - 特許庁 - A memory control circuit 90 determines whether each expected value signal is written in each of a plurality of memory cells MC of nonvolatile memory based on input of expected value signal string containing a plurality of expected value signals based on whether a read signal string containing a plurality of read signals read from each of a plurality of memory cells MC match the expected value signal string.
メモリ制御回路９０は、複数の期待値信号を含む期待値信号列の入力に基づいて不揮発性メモリの複数のメモリセルＭＣそれぞれに期待値信号それぞれが書き込まれたかどうかを、複数のメモリセルＭＣそれぞれから読み出された複数の読出信号を含む読出信号列が期待値信号列と一致するかどうかに基づいて判定する。 - 特許庁 - A match control circuit MC generates a match signal that indicates a pin value, an expected value, and a comparison result when a match flag is asserted.
マッチ制御回路ＭＣは、マッチフラグがアサートされたとき、ピンの値と期待値と比較結果を示すマッチ信号を生成する。 - 特許庁 - The read value is then compared with an expected value to determine normal end of configuration of the complex programmable logic device 2b.
そして、その読み出した値と期待値を比較し、コンプレックスプログラマブルロジックデバイス２ｂのコンフィグレーションの正常終了を判定する。 - 特許庁 - To provide a risk evaluation system which output value of non-expected loss value as information used for risk evaluation, and a program thereof.
リスク評価に用いられる情報として非損失期待値を出力するリスク評価装置及びプログラムを提供する。 - 特許庁 - The plurality of requirements output from the requirement output section is defined within the range of a required value and the distribution of an expected value representing the degree of expectation of each required value within the range of the required value, respectively.
要求出力部から出力された複数の要求は、要求値の範囲と、該範囲内の各要求値の期待度を表す期待値の分布とでそれぞれ規定されている。 - 特許庁 - An RTL description 110, a test bench 140 and an expected value are given to a logic simulator 150.
論理シミュレータ１５０に、ＲＴＬ記述１１０、テストベンチ１４０、および期待値を与える。 - 特許庁 - Thereafter, the expected value and the compared result are compared and the operation of an A/D conversion circuit is judged.
その後前記期待値と比較結果が比較され、Ａ／Ｄ変換回路の動作が判定される。 - 特許庁 - The semiconductor memory device comprises a determination section 10, an expected value control section 11, and an accumulation section 12.
半導体記憶装置は、判定部１０、期待値制御部１１および蓄積部１２を含む。 - 特許庁 - A latch 12 for expected value acquisition latches write data WD in synchronism with a clock signal CLK.
期待値取得用ラッチ１２は、クロック信号ＣＬＫに同期してライトデータＷＤをラッチする。 - 特許庁 - A comparator 41 compares outputs of the read data latch 11 and latch 12 for expected value acquisition.
比較器４１は、リードデータラッチ１１及び期待値取得用ラッチ１２の出力を比較する。 - 特許庁 - To provide a cluster analysis system efficiently forming a cluster close to an expected value.
期待値に近いクラスタを効率良く形成することができるクラスタ解析システムを提供すること。 - 特許庁 - The total value of food imports from least developed countries in 2008 is expected to be $169 billion,1.4 times more than that of 200762.
貧困国の食料輸入額は、2008年に1,690億ドルと、2007年の1.4倍に達する見込みである62。 - 経済産業省 - By setting the calculated signal expected value in a maximum likelihood decoding circuit, the nearer to the designation value β the calculated expected value is, the more satisfactory a reproduction error rate or a signal quality evaluation index value is made, and such adjustment to obtain the optimal recording condition of the optical disk is made possible.
算出した信号期待値を最尤復号回路に設定することにより、β指定値に近いほど再生エラーレート、あるいは信号品質評価指標値が良好となり、光ディスクの最適な記録条件になるように調整することが可能となる。 - 特許庁 - Comparison points are independently set to an expected value and an observed value by the comparison point setting operation of a comparison point setting means 1093 for expected value and a comparison point setting means 1094 for observed value on the basis of a comparing command 106.
比較コマンド１０６に基づく期待値用比較ポイント設定手段１０９３及び観測値用比較ポイント設定手段１０９４それぞれの比較ポイント設定動作によって、期待値、観測値それぞれに対し独立に比較ポイントが設定される。 - 特許庁 - This method comprises the step of determining whether or not the actual parameter of a rotor falls within the specified range of an expected parameter value and the step of limiting the operation speed when the actual parameter value does not fall within the specified range of the expected parameter value.
回転子の実際のパラメータ値が期待パラメータ値の所定範囲内にあるかどうかを決定するステップと、実際のパラメータ値が期待パラメータ値の所定範囲内にないときに動作速度を制限するステップとを含む。 - 特許庁 - A verification part 13 stores log information every time when the instruction sequence is executed, and compares the log information with an expected value stored in an expected value storage part 132 to verify the operation of the branch prediction circuit 21.
検証部１３が、命令列が実行される毎にログ情報を記憶し、該ログ情報と期待値記憶部１３２に記憶された期待値とを比較して、分岐予測回路２１の動作を検証する。 - 特許庁 - The start bit sampling circuit measures a bit width of a start bit of the sync-field based on the edge detection signal and an internal clock signal, and generates an expected value signal indicating the measured bit width as the expected value.
スタートビットサンプリング回路は、エッジ検出信号及び内部クロック信号に基づいてシンクフィールドのスタートビットのビット幅を計測し、計測されたビット幅を期待値として示す期待値信号を生成する。 - 特許庁 - A threshold voltage generator 10 receives the expected value data EXP and generates threshold voltage Vth having a voltage level according to the expected value data EXP in synchronization with the signal S1 to be tested.
しきい値電圧発生器１０は、期待値データＥＸＰを受け、当該期待値データＥＸＰに応じた電圧レベルを有するしきい値電圧Ｖｔｈを、被試験信号Ｓ１と同期して生成する。 - 特許庁 - On the other hand, expected value data stored in multi expected value memory 4 and a phase signal A17 of a period of 1/N multiplication of the period start signal A11 are inputted to a selecting part 10 via the delay circuit 7.
一方、マルチ期待値メモリ４に格納されている期待値データおよび、ピリオドスタート信号Ａ１１の１／Ｎ倍の周期の位相信号Ａ１７は、遅延回路を介して選択部１０へ入力される。 - 特許庁 - A fixed analog potential corresponding to an expected value is inputted to the comparator and a comparison potential for obtaining the same compared result as the expected value from the comparator is inputted to the comparator for the analog potential.
コンパレータには期待値に対応した一定のアナログ電位が入力され、このアナログ電位に対して、前記期待値と同一の比較結果をコンパレータから得るような比較電位がコンパレータに入力される。 - 特許庁 - If the prescribed response agrees with an expected response, access to the value-added hardware through the value-added device driver is enabled.
所定の応答が予期されていた応答である場合に、付加価値デバイス・ドライバを通した付加価値ハードウェアへのアクセスが可能になる。 - 特許庁 - A value of the pattern data read from each position at this time point is compared with an expected value to diagnose the propriety of normality in the operation.
この時点で各位置から読み出したパターンデータの値と期待値とを比較処理し、正常に動作しているか否かを診断する。 - 特許庁 - By giving the test parameter TP to an RTL simulator 202, a simulation result which is the same value as the expected value is output is obtained.
このテストパラメータＴＰをＲＴＬシミュレータ２０２に与えることにより、期待値どおりの値を出力するシミュレーション結果を得る。 - 特許庁 - An expected value derivation processing module M1 derives the logical value of each FF by calculating the probability propagation or performing logic simulation.
期待値導出処理モジュールＭ１が各ＦＦの論理値を確率伝播の計算または論理シミュレーションの実施によって導出する。 - 特許庁 - Next, the data are read out from the RAM 1-1, and output value of the RAM 1-1 and an output expected value are compared by a comparator 5-1.
次に、ＲＡＭ１−１からデータを読み出し、コンパレータ５−１でＲＡＭ１−１の出力値と出力期待値とを比較する。 - 特許庁 - A designation value β matching the optimal recording condition of the optical disk is acquired and a maximum likelihood decoding signal expected value is calculated by a prescribed transformation equation from the designation value β.
光ディスクの最適な記録条件に合致するβ指定値を取得し、β指定値から所定の変換式により最尤復号の信号期待値を算出する。 - 特許庁 - A comparison part 134 compares the calculated mean value with an expected value for the input signal amplitude decided by the standard value for the input signal amplitude of the serial ATA interface.
比較部１３４は、算出された平均値をシリアルＡＴＡインタフェースの入力信号振幅の規格値で決まる入力信号振幅の期待値と比較する。 - 特許庁 - Thereafter, haze of the surface of the reference wafer is measured by the dark field inspection system to be calibrated, to obtain an actually measured haze value, and a difference between the expected haze value and the actually measured haze value is obtained.
その後、校正する暗視野検査装置で基準ウエハの表面のヘイズを測定してヘイズ実測値を求め、ヘイズ期待値とヘイズ実測値との差を求める。 - 特許庁 - Then, the hash value of a newly started component is calculated, and with the condition that the calculated hash value is different from the expected value, the certification information of the register is updated.
そして、新たに起動したコンポーネントのハッシュ値を算出し、算出した当該ハッシュ値が期待値と異なることを条件に、レジスタの証明情報を更新する。 - 特許庁 - The main control unit changes test value to be changed shown by information to be changed, associated with the first test value or the second test value in advance, on the basis of the generated expected value changing data.
主制御部は、第１検査値又は第２検査値に予め対応付けられた変更対象情報が示す変更対象の検査値を、前記生成した期待値変更用データに基づいて変更する。 - 特許庁 - METHOD FOR EFFICIENTLY DETERMINING FUTURE SPECIFIC EVENT OCCURRENCE EXPECTED VALUE IN VARIOUS NATURAL/SOCIAL PHENOMENON
各種自然・社会現象における将来の特定事象発生期待値の効率的な決定方法 - 特許庁 - To provide a semiconductor inspecting apparatus controllable so that the temperature of a DUT is expected value.
ＤＵＴの温度が期待値となるように制御することができる半導体検査装置を提供する。 - 特許庁 - In the memory dedicated tester 30, comparison processing is performed between expected value data EP1 and read out data.
メモリ専用テスタ３０では、期待値データＥＰ１と読み出されたデータとの間で比較処理が行われる。 - 特許庁 - To provide a semiconductor wafer wherein the current value of photoelectric current in an expected light receiving part can be surely measured.
所期の受光部の光電流の電流値を確実に測定可能な半導体ウェハを提供する。 - 特許庁 - When the crank angle speed is smaller than the expected value, the duty for indicating a fuel injection quantity is set to zero.
クランク角速度が予定値より小さい場合は、燃料噴射量を示すデューティをゼロに設定する。 - 特許庁 - The transaction price evaluating device 10 calculates the expected value of the cash flow as the option premium of JCC.
取引価格評価装置１０は、キャッシュフローの期待値をＪＣＣのオプションプレミアムとして算出する。 - 特許庁 - Notes：The data is re-calculated and converted from the index of 2005=100into 2000=100. The values for 2011 are expected value.
備考：アイルランド、ポルトガルは直近の数値、ギリシャは2011年Q2以降の季節調整後の数値が未公表。 - 経済産業省 - The binary signal S04 is compared with an expected value on the side of the LSI tester so as to judge to pass or fail the test.
この２値信号Ｓ０４はＬＳＩテスター側で期待値と比較され、パス／フェイルが判定される。 - 特許庁 - The expected evaluation value and/or the content can be received by the reception device through a communication network.
想定評価値、またはコンテンツおよび想定評価値を、通信ネットワークを介して受信してもよい。 - 特許庁
