「fault simulation」を含む例文一覧(45)
- TIME FAULT SIMULATION METHOD
時間故障シミュレーション方法 - 特許庁 - DELAY FAULT SIMULATION METHOD
遅延故障シミュレーション方法 - 特許庁 - FAULT SIMULATOR AND FAULT SIMULATION METHOD
故障シミュレータおよび故障シミュレーション方法 - 特許庁 - METHOD FOR FAULT SIMULATION OF LOGIC CIRCUIT AND FAULT SIMULATOR
論理回路の故障シミュレーション方法および故障シミュレータ - 特許庁 - DIGITAL CONTROL SOFTWARE FAULT SIMULATION TEST DEVICE
ディジタル制御ソフト故障模擬テスト装置 - 特許庁 - FAULT SIMULATION METHOD AND FAULT SIMULATOR FOR SEMICONDUCTOR INTEGRATED CIRCUIT
半導体集積回路の故障シミュレーション方法および故障シミュレータ - 特許庁 - APPARATUS AND PROGRAM FOR FAULT SIMULATION
故障シミュレーション装置及び故障シミュレーションプログラム - 特許庁 - FIELD DEVICE FOR SUPPORTING FAULT DIAGNOSIS BY SIMULATION, AND SIMULATION METHOD
シミュレーションにより異常診断支援を行うフィールド機器とシミュレーション方法 - 特許庁 - DEVICE AND METHOD FOR FAULT SIMULATION AND COMPUTER- READABLE RECORDING MEDIUM STORING FAULT SIMULATION PROGRAM
故障シミュレーション装置、故障シミュレーション方法、及び故障シミュレーションプログラムを格納したコンピュータ読み取り可能な記録媒体 - 特許庁 - METHOD AND DEVICE FOR SIMULATING FAULT, AND STORAGE MEDIUM RECORDING FAULT SIMULATION PROGRAM
故障シミュレーション方法及び装置並びに故障シミュレーションプログラムを記録した記録媒体 - 特許庁 - A fault simulation part 16 executes a fault simulation based on the inputted test pattern and simultaneously counts up operation differences.
故障シミュレーション部１６では、入力されたテストパターンに基づく故障シミュレーションが行われると同時に動作の差がカウントされる。 - 特許庁 - A fault detection rate calculating circuit 8 calculates the fault detection rate of the test pattern from the results of unit-delay simulation and full-delay fault simulation and outputs it to an output file.
故障検出率計算回路８は、ユニット遅延シミュレーションおよびフル遅延故障シミュレーションの結果によりテストパタンの故障検出率を計算して出力ファイルに出力する。 - 特許庁 - A fault assumption portion file as to the module part and its peripheral part is prepared by a fault assumption portion file preparing part 15, fault simulation for the integrated circuit is conducted by a fault simulation executing part 16 to prepare a peripheral part fault dictionary, and the fault dictionary and the fault detection rate of the integrated circuit are found by a fault detection rate calculating part 17.
故障仮定箇所ファイル作成部１５でモジュール部及び周辺部の故障仮定箇所ファイルを作成し、故障シミュレーション実行部１６で集積回路の故障シミュレーションを行って周辺部の故障辞書を作成し、故障検出率算出部１７で集積回路の故障辞書及び故障検出率を求める。 - 特許庁 - QUALITY EVALUATION METHOD AND GENERATION METHOD FOR DELAY FAULT INSPECTING SERIES, DELAY FAULT SIMULATION METHOD AND DELAY FAULT INSPECTING METHOD
遅延故障検査系列の品質評価方法、遅延故障検査系列生成方法、遅延故障シミュレーション方法および故障検査方法 - 特許庁 - Based on the result of this simulation, the presence/absence of a fault is decided (STP9).
このシミュレーションの結果に基づき、不具合の有無が判定される（ＳＴＰ９）。 - 特許庁 - In a fault simulation, a pattern input part 14 inputs a test pattern to a tested circuit whose fault generation is supposed by a fault supposing part 12.
開示される故障シミュレーションでは、故障仮定部１２により故障が仮定された被テスト回路にパターン入力部１４からテストパターンが入力される。 - 特許庁 - To provide a technology for achieving highly precise path fault simulation.
高精度な経路障害シミュレーションを実現する技術を提供することを目的とする。 - 特許庁 - To provide a delay fault simulation method capable of evaluating the quality of a delay fault test sequence with a higher precision.
遅延故障検査系列の品質をより高精度に評価することのできる遅延故障シミュレーション方法を提供する。 - 特許庁 - To obtain a power system fault spread simulator, which does not require registration of a fault pattern corresponding to facilities which have faults and the kind of the fault prior to simulation, and enables automatic forming of a fault pattern from the fault facilities, the kind of fault, and on/off states of switches.
電力系統事故波及シミュレータにおいて、シミュレーションの事前に事故設備、事故種別に対応した事故パターンの登録を必要とせず、事故設備、種別、および開閉器の開閉状態から自動的に事故波及パターンを作成可能なシミュレータを得る。 - 特許庁 - To determine acceptable/non-acceptable for a semiconductor integrated circuit easily without performing logical simulation and fault simulation.
論理シミュレーション及び故障シミュレーションを行わず、半導体集積回路の良品／不良品の判定を簡易に行うことを可能にする。 - 特許庁 - In a logical circuit fault simulation device 10 for simulating the normal operation and fault operation of a logical circuit, a fault generation part 42 selectively uses a logical cell model suited to fault generation and a fault simulation execution part 43 selectively uses the logical cell model suited to the description of a logical function.
論理回路の正常動作および故障動作のシミュレーションを行う論理回路の故障シミュレーション装置１０において、故障生成部４２は、故障生成に適した論理セルモデルを選択して用い、故障シュミレーション実行部４３は、論理機能を記述するのに適した論理セルモデルを選択して用いる。 - 特許庁 - To improve the simulation speed without lowering the precision of the fault detection rate of a test pattern.
テストパタンの故障検出率の精度を低下させることなくシミュレーション速度を向上させる。 - 特許庁 - The techniques include a one-pass fault simulation strategy, characteristic vectors, and contiguous concurrent machines.
この技法は, ワンパス故障シミュレーション戦略, 特性ベクトル, および連続同時マシンを含むものである. - コンピューター用語辞典 - To reduce a simulation load, shorten a turnaround time for a desired fault detection rate to be reached, and calculate a fault detection rate without an error by a degeneration fault.
シミュレーション負荷の低減と所望の故障検出率を得るまでのターンアラウンドタイムの短縮と縮退故障における誤差のない故障検出率の算出とを可能にすること。 - 特許庁 - When the operation differences counted up by the fault simulation part 16 and the potential detection frequency counted by the calculation part 20 exceed respective thresholds, a threshold comparing part 22 deletes the supposed fault to execute fault simulation.
故障シミュレーション部１６でカウントされた動作の差及びポテンシャリ検出回数計数部２０でカウントされたポテンシャリ検出回数が、それぞれのしきい値を超えるとき、仮定した故障をしきい値比較部２２で削除して故障シミュレーションを行う。 - 特許庁 - To determine a propagation state of a BGP update message in the event of occurrence of a certain route fault by using simulation, and to estimate a route fault location by comparing the simulation result with the actual measurement data.
ある経路障害が発生した場合のＢＧＰアップデートメッセージの伝播状態をシミュレーションにより求め、そのシミュレーション結果と実測データとの比較により経路障害箇所を推定することを図る。 - 特許庁 - To reduce faults to be simulated as much as possible and to quickly execute fault simulation.
シミュレーションの対象となる故障をより多く削減し、故障シミュレーションを高速に行うことを可能にする。 - 特許庁 - The fault detected parts are displayed identifiably in the three-dimensional shape model displayed for simulation.
更に異常が検出されたパーツを、シミュレート表示している３次元形状モデルにおいて識別可能に表示する。 - 特許庁 - To perform fault analysis by simulation so as to perform automatic repair, based on the result of the fault analysis, and to properly give notice to a user or a person in charge of maintenance as necessary.
シミュレーションにより故障解析を行い、故障解析結果に基づいて自動修復を行い、必要に応じて、適宜、ユーザや保守責任者に通知を行なう。 - 特許庁 - DEVICE AND METHOD FOR SIMULATING FAULT AND COMPUTER- READABLE RECORDING MEDIUM RECORDING THE SIMULATION PROGRAM
故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁 - In the image forming apparatus, a substitute control decision part 202 decides a substitute control method by the simulation when the faulty spot decision part 201 of a fault analysis simulation part 200 detects a faulty spot.
故障解析シミュレーション部２００の故障箇所判定部２０１が故障箇所を検知した場合には代替制御判定部２０２がシミュレーションにより代替制御手法を判定する。 - 特許庁 - To estimate void formation and burnout fault by numerical simulation using EM damage control parameters of metal wiring.
金属配線のＥＭ損傷支配パラメータを用いた数値シミュレーションにより、ボイド形成および断線故障に関する予測を行う。 - 特許庁 - The circuit severity determining device 100 performs the state simulation of the electric circuit, for a short while (for example, a second) after occurrence of a fault.
系統過酷度判定装置１００は故障発生後の短時間（例えば１秒間）について、電力系統の状態模擬を行う。 - 特許庁 - To provide a digital control software fault simulation test device for integrating a plant simulation device and a high pressure core spray controller by providing data, and for applying software safety analysis and estimated derived association new fault mode by a hardware input/output module and a deterministic network communication interface.
ハード入出力モジュールと確定性ネットワーク通信インターフェースにより、データを提供して該プラント模擬装置と該高圧炉心注水制御装置を統合し、ソフト安全解析と推定派生関連新故障モードを応用できるディジタル制御ソフト故障模擬テスト装置を提供する。 - 特許庁 - This digital control software fault simulation test device includes at least a plant simulation (Process) device of program simulation; a controller (Controller) including a high pressure spray substance control and software simulation control (Control Logical Simulation); and an operation interface device for enabling an operator (Operator) to observe a high pressure core sparay controller and special safety control system control.
少なくとも、プログラム模擬のプラント模擬（Ｐｒｏｃｅｓｓ）装置と、高圧注水実体制御とソフト模擬制御（Ｃｏｎｔｒｏｌ Ｌｏｇｉｃａｌ Ｓｉｍｕｌａｔｉｏｎ）とが含有される制御装置（Ｃｏｎｔｒｏｌｌｅｒ）と、作業者（Ｏｐｅｒａｔｏｒ）が高圧炉心注水制御装置と格別安全制御システム制御を観察するための操作インターフェース装置とが含有される。 - 特許庁 - To provide a fault verification system for logic circuit which can perform fault verification at a function description level before logic composition by performing logic simulation at the function description level and analyzing a function description file.
機能記述レベルでの論理シミュレーションを行うと共に、機能記述ファイルを解析し、論理合成を行う前の機能記述レベルでの故障検証が可能な論理回路の故障検証システムを提供する。 - 特許庁 - A center device 7 models beforehand the distribution line used as a monitoring object of the ground fault beforehand, and calculates and retains as a characteristic quantity curve by simulation, the relationship between a ground fault distance x and the characteristic quantity calculated from the inclination of the current flowing in the ground fault phase at the measuring point M (605, 606).
中央装置７は、予め地絡の監視対象となる配電線を予めモデル化し、シミュレーションで地絡距離ｘと、測定点Ｍで地絡相に流れる電流の傾きから算出される特性量との関係を特性量カーブとして計算、保持している（６０５、６０６）。 - 特許庁 - When the quality of a test sequence for delay faults is evaluated in this manner, the quality of the delay fault test sequence is evaluated with a higher precision by weighting a delay value on a signal path at the time of detecting each delay fault by fault simulation.
以上のようにして、遅延故障用の検査系列の品質を評価する際に、各遅延故障について、その遅延故障が故障シミュレーションによって検出された際の信号経路上の遅延値を重み付けすることによって、遅延故障検査系列の品質をより高精度に評価する。 - 特許庁 - A failure simulation part 108 performs the failure simulation through the use of the failure list 106, the net list 101, and the test pattern 102, and then, outputs a non-detection failure list, which is generated with the use of the fault which is not detected in the failure list 106 and the fault which is excluded in the generation, as a failure detection report 109.
故障シミュレーション部１０８は、その故障リスト１０６、ネットリスト１０１及びテストパターン１０２を用いて故障シミュレーションを行い、故障リスト１０６で検出されなかった故障、及びその生成時に除外した故障から生成した未検出故障リストは故障検出レポート１０９として出力する。 - 特許庁 - A fault simulation apparatus is provided with a toggle event propagation check part 14 which extracts an element in the circuit to which the toggle event is propagated by reference to toggle information 13 outputted from a toggle simulation part 12 and faults to be detected by simulation are listed up from toggle propagation information 15 regarding the element extracted by the toggle event propagation check part 14.
トグルシミュレーション部１２から出力されたトグル情報１３を参照して、トグルイベントが伝搬する回路内の素子を抽出するトグルイベント伝搬チェック部１４を設け、そのトグルイベント伝搬チェック部１４により抽出された素子に係るトグル伝搬情報１５から故障シミュレーションによる検出対象の故障をリストアップする。 - 特許庁 - In a processing part 64, a secular deterioration prediction part 90 obtains the predictive date of secular deterioration by comparing the obtained time-series data of the constitution site of a riding simulation device 10 with past fault history data.
処理部６４は、経時劣化予測部９０において、取得したライディングシミュレーション装置１０の構成部位の時系列データと、過去の故障履歴データとを比較し、経時劣化予測日を求める。 - 特許庁 - When it is determined that there is a fault at the evaluation step, the color converting parameter is adjusted at the color converting parameter adjusting step S20, and until it is determined that there is no fault, the color converting parameter adjusting step S20, the color space simulation step S30, and the evaluation step are repeated and color converting parameter is adjusted.
評価工程で不具合があると判定された場合には、色変換パラメータ調整工程Ｓ２０で色変換パラメータを調整し、不具合がないと判断されるまで色変換パラメータ調整工程Ｓ２０、色空間シミュレーション工程Ｓ３０、評価工程を繰り返して色変換パラメータを調整する。 - 特許庁 - The invention also includes that the sampling synchronization pulse generating circuit 10 is duplicated, each protective relay selects any one of them, selection is monitored based on the duration or period of the pulse, and the recording data of each relay is utilized for simulation of system fault.
サンプリング同期パルス発生回路１０を二重化し、各保護継電装置が一方を選択すること、この選択にパルスの時間や周期で監視すること、各装置の記録データを系統事故のシミュレーションに利用することも含む。 - 特許庁 - To provide a simulation analysis system, an accelerator device and an emulator device, allowing easy comparison of verification results of a verified circuit by a programmable device and a CAD simulator, and capable of reducing a time required for cause specification of an operation fault.
プログラマブルデバイス及びＣＡＤシミュレータによる被検証回路の検証結果の比較が容易であり、動作不良の原因特定に要する時間を短縮することができるシミュレーション解析システム、アクセラレータ装置及びエミュレータ装置を提供する。 - 特許庁 - Besides, the fault separating device 5 with monitor function is composed of a simulation repeating device 8 provided with a personal computer 6 and a modem 7 and a line separating device 13 provided with a first modem 9, a CPU 10, a second modem 11 and a switch circuit 12.
又、モニタ機能付障害切分装置５は、パソコン６とモデム７とを備えた模擬中継装置８と、第一のモデム９とＣＰＵ１０と第二のモデム１１及びスイッチ回路１２とを備えた回線切分装置１３とにより構成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
