「ferroelectric RAM」を含む例文一覧(14)
- FERROELECTRIC RAM AND INITIALIZATION METHOD
強誘電体メモリ及びその初期化方法 - 特許庁 - SERIAL BUS CONTROLLER UNIT USING FERROELECTRIC RAM
不揮発性強誘電体メモリを利用した直列バス制御装置 - 特許庁 - SHADOW RAM CELL USING FERROELECTRIC CAPACITOR, NON- VOLATILE MEMORY DEVICE, AND ITS CONTROL METHOD
強誘電体容量を用いたシャドーＲＡＭセル及び不揮発性メモリ装置並びにその制御方法 - 特許庁 - SELECTIVE ETCHING PROCESS OF SILICON NITRIDE THIN FILM AND INDIUM OXIDE THIN FILM FOR FERROELECTRIC RAM DEVICE APPLICATION
ＦｅＲＡＭデバイスアプリケーションのための窒化シリコン薄膜および酸化インジウム薄膜の選択的エッチングプロセス - 特許庁 - It is preferable that this auxiliary non-volatile memory 10 is a memory capable of writing data at a higher speed than the flash memory 2 and for example, a Ferroelectric RAM (FeRAM) is practical example.
この補助不揮発性メモリは、好ましくは、フラッシュメモリよりも高速書き込みが可能なメモリであり、例えば、ＦｅＲＡＭ（Ferroelectric ＲＡＭ）が実際的な例である。 - 特許庁 - To provide a semiconductor memory in which the memory capacity is increased while preventing increase of the cell area in the memory cells in a shadow RAM provided with ferroelectric capacitors in an RAM.
ＲＡＭに強誘電体容量を備えるシャドーＲＡＭのメモリセルのセル面積の増大を防止し、記憶容量の高容量化を図った半導体メモリ装置を提供する。 - 特許庁 - The auxiliary nonvolatile memory is preferably written at a higher speed than the flash memory, for example, an FeRAM (free electric RAM) as a practical example.
この補助不揮発性メモリは、好ましくは、フラッシュメモリよりも高速書き込みが可能なメモリであり、例えば、ＦｅＲＡＭ（Ferroelectric ＲＡＭ）が実際的な例である。 - 特許庁 - To provide a memory having a contact plug of ruthenium material, and its fabricating method, for improving the contact arrangement between a storage node and a device zone in the dynamic RAM (DRAM) and the ferroelectric RAM (FRAM (trade mark)) of a memory device, for example.
メモリーデバイスの例えばダイナミックＲＡＭ（ＤＲＡＭ）と強誘電性ＲＡＭ（ＦＲＡＭ（登録商標））における、記憶ノードとデバイスゾーンとの間の接点構成を改良するための、ルテニウム材からなるコンタクトプラグを有するメモリー及びその製造方法を提供する。 - 特許庁 - To provide a semiconductor memory device which attains a high integration by realizing the stable contraction of an electrode arranging pitch in a cross point type ferroelectric RAM.
クロスポイント型のＦｅＲＡＭにおける電極配列ピッチの安定的な縮小化を実現し、高集積化を達成し得る半導体記憶装置及びその製造方法を提供する。 - 特許庁 - To provide a semiconductor device which alleviates the possibility of disconnection remarkably about an electric connection to a memory peripheral circuit in a cross point type ferroelectric RAM, and to provide a method for manufacturing the same.
クロスポイント型のＦｅＲＡＭにおけるメモリ部周辺回路への電気的接続に関し断線の恐れを大幅に軽減する半導体装置及びその製造方法を提供する。 - 特許庁 - To guarantee the readout of ferroelectric RAM, after packaging for the purpose of using the RAM as a security chip or the like, even if the depolarization of ferroelectric capacitor occurs due to thermal history during packaging, for example, by writing of a device manufacturer's on specific or all the cell regions and a reference cell region under the wafer conditions.
強誘電体メモリに関し、セキュリティチップ等として使用するために、例えば、デバイス製造メーカがウエハ状態の下で特定又は全てのメモリセル領域及びリファレンスセル領域に書き込みを行い、パッケージの際の熱履歴により強誘電体キャパシタの分極が減極されてしまうような場合であっても、パッケージ後の読み出しを保証することができるようにする。 - 特許庁 - To provide a non-volatile semiconductor memory such as a ferroelectric RAM or the like in which a potential of a floating line connected to a memory cell can be prevented from varying by an adjacent signal line during read/write operation.
メモリセルに連結されたフローティングラインの電位がリード／ライト動作の間に隣接した信号ラインによって変化されることを防止できる強誘電体ＲＡＭなどの不揮発性メモリ装置を提供する。 - 特許庁 - This manufacturing method is carried out in a manner, where the upper electrode 18 of a capacitor is brought into contact with the junction layer of a transistor by a barrier metal 20 through the intermediary of a polysilicon 21 when a wiring for connecting a ferroelectric capacitor to a transistor of an Fe RAM(ferro random access memory) is formed.
ＦｅＲＡＭの強誘電体キャパシタとトランジスタとの接続のための配線形成時に、キャパシタの上部電極１８は、障壁金属２０によってトランジスタの接合層にポリシリコン２１を通じてコンタクトがなされる。 - 特許庁 - To provide a simple circuit structure which corrects different voltages between respective line sections in a semiconductor integrated circuit, especially a circuit structure which corrects difference between the bit line voltage of a high level and the plate line voltage of a high level of a ferroelectric RAM memory and in which the different voltages (write voltage and read voltage in particular) are corrected with a standard operation and can mutually independently be decided in a test mode.
半導体集積回路における各回線区間の異なる電圧を補正する簡単な回路構造、特に、強誘電体ＲＡＭメモリの高レベルのビット線電圧と高レベルのプレート線電圧との差異を補正する回路構造であって、異なる電圧（特に書込み電圧および読出し電圧）が標準動作で補正され、しかもテストモードで互いに独立して判定させることができるものを提供すること。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
