A selection register 12 includes a plurality of flip-flop circuits FF1-FF7 capable of invalidating a reset function. 選択レジスタ12は、リセット機能を無効化することが可能な複数のフリップフロップ回路FF1〜FF7を含む。 - 特許庁
Control circuits are inserted on output terminal sides of FF5-FF7 included in the logic circuit B having the larger total of the power consumption. そして、消費電力の総和が大きい論理コーンBに含まれるFF5〜FF7の出力端子側に制御回路を挿入する。 - 特許庁
A control circuit 16 outputs a control data Dcnt in response to a control signal Scnt from the outside, to each of data terminals in the flip-flop circuits FF1-FF7. 制御回路16は、フリップフロップ回路FF1〜FF7のデータ端子それぞれに、外部からの制御信号Scntに応じた制御データDcntを出力する。 - 特許庁