「first-order logic」を含む例文一覧(17)
- Horn clauses expresses a subset of statements of first order logic.
ホーン文節は,1階述語論理の文の部分集合を表現する． - コンピューター用語辞典 - Every formula of first-order logic can be converted to an equivalent formula in prenex normal form.
１階論理のすべての式は冠頭標準形における等価な式に変換し得る。 - コンピューター用語辞典 - First-order predicate logic provides a formal basis for reasoning to assist understanding of linguistic expressions of states, ...
1階述語論理は,状況等についての言語表現の理解を助けるための推論に対して, 形式的な基礎を提供する. - コンピューター用語辞典 - a hybrid model based on the first-order logic to specify and verify a transport layer protocol
あるトランスポート層プロトコルを特徴づけ実証するための1階述語論理に基づく混成モデル - コンピューター用語辞典 - If the low-order instruction extension condition exists, operation of a part of a first arithmetic and logic unit component is minimized.
下位命令拡張条件が存在するならば、第１の算術論理ユニットコンポーネントの一部分の動作が最小化される。 - 特許庁 - For the reachable property node, a quantifier-free formula (QFP) in a decidable subset of first order logic is determined.
到達可能なプロパティ・ノードに対して、１次論理の決定可能なサブセット内の限定記号のない数式（ＱＦＰ）を決定する。 - 特許庁 - Furthermore, if the low-order instruction extension condition exists, a part of a second arithmetic and logic unit component is extended by utilizing a block of the VLIW used for the second arithmetic and logic unit component by the first arithmetic and logic unit component usually.
更に、下位命令拡張条件が存在するならば、通常は第１の算術論理ユニットコンポーネントによって第２の算術論理ユニットコンポーネントのために利用される超長命令語のブロックを利用することによって、第２の算術論理ユニットコンポーネント部分が拡張される。 - 特許庁 - For signal wiring formed on each different wiring layer in order to interconnect a first logic element and a second logic element arranged on a semiconductor integrated circuit and interconnected through vias, timing analysis is performed between the first logic element and the second logic element (S02), an a decision is made whether a signal propagation delay time satisfies a specified reference value or not (S03, S04).
半導体集積回路に配置される第１論理素子と第２論理素子を互いに接続するために、異なる配線層にそれぞれ形成され、且つビアを通して互いに接続する信号配線に対して、前記第１論理素子と前記第２論理素子間のタイミング解析をおこない（Ｓ０２）、信号伝播遅延時間が所定の基準値を満たすか否かを判定する（Ｓ０３、Ｓ０４）。 - 特許庁 - This logic circuit responds to a first command outputted by a CPU by making the first memory hold the first command in order to start the processing of the first command.
この論理回路は、CPUが出した第１のコマンドに対してその第１のコマンドを第１メモリに保持させることによって応答して、第１のコマンドを処理し始めるようになっている。 - 特許庁 - The policy description includes a postcondition wherein a condition to be satisfied about a state of the management target system just after operation defined by the policy description is described by first-order predicate logic.
ポリシ記述は、ポリシ記述に定義された操作の直後に管理対象システムの状態について成立すべき条件を一階述語論理により記述した事後条件を含む。 - 特許庁 - An invariant condition storage part 161 stores an invariant condition wherein a condition always satisfied about the state of the management target system is described by the first-order predicate logic.
不変条件記憶部１６１は、管理対象システムの状態について常に成立する条件を一階述語論理により記述した不変条件を記憶する。 - 特許庁 - A logic circuit for executing the XOR operations can be changed over so as to be connected to the first bus and the second bus in order to execute the XOR operation between data in a buffer, and data transferred from one-side memory to the other-side memory.
ＸＯＲを実行するロジックは、バッファ内のデータと、メモリの一方から他方のメモリに受け渡されるデータとのＸＯＲ演算を行うために、第１バスおよび第２バスに接続するように切り替えることができる。 - 特許庁 - The three-level power conversion device is constituted of a switching leg formed of a series connecting body which is formed of first, second, third, and fourth switching elements, a gate logic 1 which applies prohibition gate processing to a reference gate signal in order to feed gate signals to the switching elements, and an addition protector 2 which adds a protection operation to an output of the gate logic 1.
第１、第２、第３及び第４のスイッチング素子の直列接続体から成るスイッチングレグと、スイッチング素子のゲート信号を供給するため、基準ゲート信号に禁止ゲート処理を施すゲートロジック１と、ゲートロジック１の出力に保護動作を付加する付加保護手段２とで構成する。 - 特許庁 - A model parameter determination program causes a computer to execute; a procedure of substituting variables, variables calculated by initial values of model parameters, and differential values of variables into a first-order predicate logic formula; a procedures of substituting assumes values into unknown parameters in the logic formula after the substitution; and a procedure of applying a quantifier elimination method to the formula to obtain the error upper limit value.
モデルパラメータ決定プログラムは、変数およびモデルパラメータの初期値を用いて計算された変数、変数の微分値をモデルに対応する一階述語論理式に代入する手順と、代入後の論理式内の未知パラメータに仮定値を代入する手順と、その後の論理式に限定記号消去法を適用して誤差上限値を求める手順とを計算機に実行させる。 - 特許庁 - Since comparative levels vary, the ratios different from each other are set in order to maintain the specified ratio of the first and second periods of the logic levels of the binarized data according to the boost levels of the regenerative signal and the optimum boost level is determined from the difference between the respective comparative levels and is set in the signal forming section 30.
再生信号のブーストレベルに応じて、２値化データの論理レベルの第１、第２の期間の比を一定に保つためにコンパレートレベルが異なるため、互いに異なる比を設定し、それぞれのコンパレートレベル差から、最適なブーストレベルを求め、信号生成部３０に設定する。 - 特許庁 - In net replacement processing (P3), concerning net lists (NL1, NL2) before and after a scan order, the nets of the scan input terminals of the second and following scan flip flops are successively replaced with the net of the scan input terminals of the first scan flip flop for every scan chain so that net lists (NL3, NL4) for logic equivalence verification can be created.
ネット置換処理（Ｐ３）において、スキャンリオーダー前後のネットリスト（ＮＬ１、ＮＬ２）について、スキャンチェーン毎に２番目以降のスキャンフリップフロップのスキャン入力端子のネットが１番目のスキャンフリップフロップのスキャン入力端子のネットに順次置換されることにより、論理等価性検証用のネットリスト（ＮＬ３、ＮＬ４）が生成される。 - 特許庁 - The electronic apparatus 100 brings a configuration device 2 to write configuration data (logic circuit information) which are stored in a memory device 1, into the programmable device, and a programmable region of the programmable device is equipped with a first test circuit 5 for carrying out a test in order to determine the termination of the configuration, and circuit information of the first test circuit 5 is contained in the configuration data.
電子機器１００は、記憶デバイス１に記憶されたコンフィギュレーションデータ（論理回路情報）をコンフィギュレーションデバイス２によりプログラマブルデバイスに書き込み、プログラマブルデバイスのプログラマブル領域に、コンフィギュレーションの終了を判断するためのテストを行う第１のテスト回路５を備え、コンフィギュレーションデータには、第１のテスト回路５の回路情報が含まれている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
