「flash memory」を含む例文一覧(4423)
＜前へ 1 2 .... 73 74 75 76 77 78 79 80 81 .... 88 89 次へ＞- A supplying source A of software has functions of supplying a USB memory 5 provided with a flash memory or the like connectable to a USB interface 20 of a PC 1, which contains the software body 3 and authentication information 9, and loading the software body 3 to a main memory 15 of the PC 1, and supplies a CD-ROM 2 containing a software loader 4 including authentication information 8 of software.
ソフトウェアの供給元Ａは、ＰＣ１のＵＳＢインタフェース２０に接続可能なフラッシュメモリ等を備えるＵＳＢメモリ５にソフトウェア本体３と認証情報９とを格納して供給し、同時に、ソフトウェア本体３をＰＣ１の主メモリ１５上にロードする機能を持ち、ソフトウェアの認証情報８を含むソフトウェアローダ４をＣＤ−ＲＯＭ２に格納して供給する。 - 特許庁 - In this system, a service provider stores license information and a program for using service into the memory card having an interface controller, a flash memory and an IC card chip, and the user can select specification of the server PC according to the license information and can use the server PC maintained by the service provider by use of the memory card by remote control.
本発明では、サービス提供者がＩＣカードチップとフラッシュメモリとインターフェースコントローラを有するメモリカードにサービスを利用するためのプログラムとライセンス情報を格納し、ユーザは前記ライセンス情報に応じてサーバＰＣのスペックを選択可能であり、前記メモリカードを用いてサービス提供者が整備するサーバＰＣを遠隔操作で利用可能なシステムを提供する。 - 特許庁 - The NAND flash memory element includes: triple N wells formed in a semiconductor substrate to electrically protect many memory cells in a prescribed region of the semiconductor substrate; at least two or more triple P wells formed inside each of the triple N wells; and a plurality of cell blocks respectively formed on the upper part of the triple P well and each including a plurality of memory cell strings each sharing a plurality of bit lines.
半導体基板の所定の領域に多数のメモリセルを電気的に保護するために前記半導体基板内に形成されたトリプルＮウェルと、前記トリプルＮウェルの内部に形成された少なくとも２つ以上のトリプルＰウェルと、前記トリプルＰウェルの上部にそれぞれ形成され、それぞれ複数のビットラインを共有する複数のメモリセルストリングを含む複数のセルブロックとを含む。 - 特許庁 - A first CPU 11 of an image display device 1 writes an object file stored in a semiconductor memory 2 in a first flash ROM 12 or first EEPROM 14 being a designated device or controls a second CPU 31 to write the object file in a second flash ROM 32 or second EEPROM 34 being a designated device.
画像表示装置１の第１ＣＰＵ１１は、半導体メモリ２に格納されている対象ファイルを指定されたデバイスである第１フラッシュＲＯＭ１２または第１ＥＥＰＲＯＭ１４に書き込むか、または、第２ＣＰＵ３１を制御して、対象ファイルを指定されたデバイスである第２フラッシュＲＯＭ３２または第２ＥＥＰＲＯＭ３４に書き込ませる。 - 特許庁 - Only the changed part of a file system stored in a mask ROM4 being a read only memory is written in a flash ROM 5 being a storage device capable of reading and writing in which the position information of each file is stored in the file system, and the position information of the changed file is updated to a file writing position on the flash ROM 5.
読み出し専用の記憶装置であるマスクＲＯＭ４に格納されているファイルシステムのうちの変更された部分だけを、ファイルシステムにおける各ファイルの位置情報が格納されている読み書き可能な記憶装置であるフラッシュＲＯＭ５に書き込み、その変更されたファイルの位置情報をフラッシュＲＯＭ５上のファイル書き込み位置に更新する。 - 特許庁 - In the memory cell array of this NOR type flash memory, a conductive material is supplied to the cavity 22 formed in the source wiring 21 having a U-shaped structure not only from a hole for source contacting but also from a hole for dummy source contacting in the process of forming a source contact electrode 23 and a dummy contact electrode 24.
本発明に係るＮＯＲ型フラッシュメモリのメモリセルアレイは、ソースコンタクト電極２３及びダミーコンタクト電極２４を形成する工程においてＵ字構造のソース配線２１に形成された空洞２２にソースコンタクト用のホールに加えてダミーソースコンタクト用のホールからも導電体が供給される。 - 特許庁 - An address control circuit 10 rewrites the data held in the EEPROM 6 under control of the memory control circuit 8 and a counter 30 constituting the address control circuit 10 counts up the number of times when the memory control circuit 8 flash writes a data into the EEPROM 6 and holds the count nonvolatilisably.
アドレス制御回路１０はメモリ制御回路８の制御のもとでＥＥＰＲＯＭ６が保持するデータを書き換え、アドレス制御回路１０を構成するカウンタ３０は、メモリ制御回路８がＥＥＰＲＯＭ６へのデータの一括書き込みを行う回数を計数し、計数値を不揮発的に保持する。 - 特許庁 - To reduce the load on a CPU, detect and correct the error using hardware in a tone generator, and replace the page undergoing the error by a new page, in a tone generation apparatus in which waveform data is stored in an NAND flash memory and is read out to a waveform memory via a buffer and simultaneously reproduced.
ＮＡＮＤ型フラッシュメモリに波形データを格納し、波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵの負荷を軽減し、エラー検出と訂正を楽音生成部内のハードウェアを利用して実現し、またエラーが発生したページを新たなページで代替できるようにする。 - 特許庁 - Upon receiving the command (Get Max Size) via a host interface part 21, a memory control part 23 searches for unused logical blocks in the logical space of a flash memory 22 to calculate a maximum divisible size of logical space, and sends the maximum divisible size of logical space to the host device 10.
メモリ制御部２３は、ホストインターフェース部２１を介してコマンド（Get Max Size）を受信すると、フラッシュメモリ２２が有する論理空間において未使用の論理ブロックを探索することにより論理空間の分割可能な最大サイズを算出し、論理空間の分割可能な最大サイズをホスト機器１０に送信する。 - 特許庁 - The method of erasing data in a flash memory device includes a step of generating wordline bias voltages which are different from one another, an erasing step of applying the wordline bias voltages which are different from one another to a plurality of wordlines and applying an erasing voltage Vera to the bulk region of memory cells, and a step of verifying erased states.
フラッシュメモリ装置の消去方法は、互いに異なるワードラインバイアス電圧を生成する段階と、前記互いに異なるワードラインバイアス電圧を前記複数のワードラインに印加し、消去電圧Ｖｅｒａをメモリセルのバルク領域に印加する消去段階と、消去状態を検証する段階とを含む。 - 特許庁 - If the white blemish correction information is recorded in a flash memory 20d and the temperature of a CCD type image pickup element 13 is not less than a predetermined value, a control unit 20 uses the data of a pixels for correction to correct the data of pixels of the white blemish in an RAW system image data written into a buffer memory 16.
フラッシュメモリ２０ｄに白キズ補正情報が記録されており、且つＣＣＤ型撮像素子１３の温度が所定値以上である場合、制御部２０は、バッファメモリ１６に書き込まれたＲＡＷ形式の画像データ中の白キズにかかる画素のデータを補正用画素のデータを用いて補正する。 - 特許庁 - When data recording processing is executed, flash cache request output and reception of a response for confirming presence of data which is already stored in a cache memory on the HDD side, however, not yet recorded to a disk itself are executed and the data already recorded in the disk is erased from a memory on the device side on condition of reception of the response.
データ記録処理実行時に、ＨＤＤ側のキャッシュメモリに格納済みであるがディスク自体に対する記録が済んでいないデータの有無を確認するフラッシュキュッシュ要求出力および応答受信を実行し、応答受信を条件としてディスク記録済みデータを装置側メモリから消去する。 - 特許庁 - In accordance with the repetition of a state where the face is detected, and a state where the face is not detected, regarding at least the one face, by the face detection section 151, a controller 150 outputs a recording instruction for recording image data to be picked up by a CCD image sensor 120 in a flash memory 142 or on a memory card 143.
コントローラ１５０は、顔検出部１５１が少なくとも１つの顔についてその顔を検出した状態とその顔を検出していない状態とを繰り返すことに応じて、ＣＣＤイメージセンサー１２０で撮像する画像データをフラッシュメモリ１４２又はメモリカード１４３に記録するための記録指示を出力する。 - 特許庁 - Since the whole or a part of an instruction decoder 8 is composed of a flash memory 8b, an instruction code is easily changed only by rewriting the contents of the memory 8b even in the case of requiring the change and addition of a peripheral circuit with the change and addition of the specification of a microcomputer in the case of executing program evaluation by the evaluation chip.
インストラクションデコーダ８の全部又は一部をフラッシュメモリ８ｂとした為、評価用チップでプログラム評価を行う場合、マイクロコンピュータの仕様の変更、追加に伴い、周辺回路の変更、追加を必要とする場合であっても、フラッシュメモリ８ｂの内容を書き換えるだけで命令コードを容易に変更できる。 - 特許庁 - The flash memory device having multi-level cells comprises a memory cell array, a means for previously charging bit lines, a bit line voltage supply circuit for supplying voltage to bit lines, and a 1st to 3rd latch circuits whose functions are mutually different and executes reading operation and programming operation by dividing bits into the LSB and MSM.
本発明によるマルチレベルセルを有するフラッシュメモリ装置は、メモリセルアレイと、ビットラインをプリチャージする手段と、前記ビットラインに電圧を供給するビットライン電圧供給回路と、互いに機能を異にする第１乃至第３ラッチ回路とを含み、ＬＳＢとＭＳＢに分けて読み出し動作及びプログラム動作を実行する。 - 特許庁 - A flash memory of a memory 9 connected to a baseband chip 3 stores image/sound related information during a telephone mode (contrast information during the telephone mode, screen luminance information, sound volume information) and the image/sound related information during a TV viewing mode (the contrast information during the TV viewing mode, the screen luminance information, the sound volume information).
ベースバンドチップ３に接続されているメモリ９のフラッシュメモリには、電話モード時の画像／音の関連情報（電話モード時のコントラスト情報、画面輝度情報、音量情報）、及びＴＶ視聴モード時の画像／音の関連情報（ＴＶ視聴モード時のコントラスト情報、画面輝度情報、音量情報）が格納されている。 - 特許庁 - This data rewriting device rewrites data stored in a flash ROM 2 as a nonvolatile memory the rewriting of which is restricted which is provided to a portable information terminal main body 20 by using a program to execute update to be supplied from a plate like memory 7 as an attachable/detachable recording medium and the data to be used for update.
携帯情報端末装置本体２０に備えられた書き換えの制限された不揮発性メモリであるフラッシュＲＯＭ２に記憶されたデータを、着脱可能な記録媒体である板状メモリ７から供給される更新を実行するプログラムと更新に使用されるデータとを利用して行うものである。 - 特許庁 - The SD memory card interface controller 3 is an LSI made into one chip for performing operation control inside the SD memory card, a CPU 6 is provided inside this controller, only the CPU 1 can access an RTC 10 and accessed and read data are stored in the secret RAM area of the FLASH ROM.
ＳＤメモリカードインタフェースコントローラ３はＳＤメモリカード内部の動作制御を行う１チップ化されたＬＳＩであり、このコントローラ内部には、ＣＰＵ６が設けられ、ＣＰＵ１のみが、ＲＴＣ１０へアクセスすることができ、アクセスして読み出されたデータは、ＦＬＡＳＨ ＲＯＭの秘匿ＲＡＭ領域に格納される。 - 特許庁 - A flash memory of a memory 9, connected to a baseband chip 3, stores therein image/sound-related information at telephone mode (contrast information, screen luminance information, sound volume information during the telephone mode), and image/sound-related information during a TV viewing mode (contrast information, screen luminance information, sound volume information during TV-viewing mode).
ベースバンドチップ３に接続されているメモリ９のフラッシュメモリには、電話モード時の画像／音の関連情報（電話モード時のコントラスト情報、画面輝度情報、音量情報）、及びＴＶ視聴モード時の画像／音の関連情報（ＴＶ視聴モード時のコントラスト情報、画面輝度情報、音量情報）が格納されている。 - 特許庁 - At an end in the row direction of a cell array of NAND cells in which selection gate transistors having a stacked gate structure are connected in series to a plurality of memory cell transistors having a stacked gate structure on a semiconductor substrate 30 of an NAND type flash memory, an STI region 20 is formed in the column direction, and dummy NAND cells are formed at an end portion in the row direction.
NAND型フラッシュメモリの半導体基板30上に積層ゲート構造を有する複数のメモリセルトランジスタに直列に積層ゲート構造を有する選択ゲートトランジスタを接続したNANDセルのセルアレイの行方向端には列方向にSTI 領域20が形成され、行方向端部にダミー用NANDセルが形成されている。 - 特許庁 - When the SDRAM 14 does not have a free space for information to be written, but it is predicted that the free space for the information is formed in the SDRAM 14, it is determined whether the information can be written more quickly to the SDRAM 14 or the flash memory 15, and the information is written to the quicker memory.
書き込む情報のサイズ分の空き容量がＳＤＲＡＭ（１４）になく、その情報のサイズ分の空き容量がＳＤＲＡＭ（１４）に形成されることが予想される場合、その情報をＳＤＲＡＭ（１４）及びフラッシュメモリ（１５）のいずれに書き込む方が速いかを判別し、速い方のメモリ（１４，１５）に情報を書き込ませる。 - 特許庁 - In an information storage system by a flash memory for storing information, and for rewriting or erasing the stored information as necessary, specific bits in the specific region of the memory relating to the information are rewritten from 1 to 0, so that the meaning of the stored information can be changed.
情報を格納し、必要に応じて格納した情報を書き換えまたは消去するフラッシュメモリによる情報格納システムフラッシュメモリシステムにおいて、その情報に関するメモリの特定の領域における特定のビットを１から０に書き換えることにより、格納した情報の意味付けを変更する。 - 特許庁 - A memory card 100 having a NAND type flash memory connectable to a host device 200, which transmits/receives a signal to/from the host device 200 at a first voltage (3.3 V) or a second voltage (1.8 V), checks a signal voltage through handshake with the host device 200 when the signal voltage is switched.
ホストデバイス２００に接続可能な、ＮＡＮＤ型フラッシュメモリを有するメモリカード１００であって、ホストデバイス２００と第１の電圧（３．３Ｖ）または第２の電圧（１．８Ｖ）で信号の送受信が可能であり、信号電圧を切り替える際には、ホストデバイス２００とハンドシェイク処理により互いに信号電圧の確認を行う。 - 特許庁 - To provide a microcontroller capable of executing a non-maskable interruption (NMI) without accessing a nonvolatile memory in an indefinite state in the case that there is the occurrence of the non-maskable interruption showing an operation abnormality in a CPU and a system during writing/erasure execution to/from a rewritable nonvolatile memory such as a flash EEPROM.
フラッシュＥＥＰＲＯＭなどの書き換え可能な不揮発性メモリに対する書き込み・消去実行中にＣＰＵ、システムの動作異常を示すノンマスカブル割り込み（ＮＭＩ）が発生した場合に、不定状態の不揮発性メモリにアクセスすることなくノンマスカブル割り込みを実行できるマイクロコントローラを提供する。 - 特許庁 - This memory controller making access to the flash memory including a plurality of blocks on the basis of a logic block address is provided with a detection means detecting an illicit mapping block with an allocated logic block address ineffective for the respective blocks and a deletion means deleting the illicit mapping block detected by the detection means.
論理ブロックアドレスに基づいて複数のブロックを含むフラッシュメモリにアクセスするメモリコントローラであって、それぞれのブロックにとって有効でない論理ブロックアドレスが割り当てられた不正マッピングブロックを検出する検出手段と、検出手段により検出された不正マッピングブロックをブロック消去する消去手段とを備えている。 - 特許庁 - A storage medium reading driver 114 in the leader controller unit LeC reads out an application control program and controls the program so that only the inherent application control program is stored in a flash memory 115 in the corresponding follower control unit out of the units FoC1 to FoC3.
リーダーコントローラユニットＬｅＣの記憶媒体読取ドライバ１１４にてアプリケーション制御プログラムを読取り、各フォロワーコントローラユニットＦｏＣ１，ＦｏＣ２，ＦｏＣ３内のフラッシュメモリ１１５に固有のアプリケーション制御プログラムのみが格納されるように制御する。 - 特許庁 - In a memory rewrite mode, the flash ROM is configured so that it comprises a boot selector 201, a main sector 202, an actual boot sector 203, and further a tentative boot sector 204 by temporarily overwriting on a part of the main sector 202.
フラッシュＲＯＭはメモリ書き換えモードにおいて、ブートセレクタ２０１、メインセクタ２０２及び本ブートセクタ２０３のほか、メインセクタ２０２の一部分に上書きすることによって一時的に仮ブートセクタ２０４を構成するように設定する。 - 特許庁 - The unit is an I/O unit 3 for the PLC, one part or the whole of the user program stored in a RAM 14 is converted into a library and stored in a flash memory 15, and the program converted into the library is executed as needed.
ＰＬＣ用のＩ／Ｏユニット３であり、ＲＡＭ１４に格納されたユーザプログラムの一部または全部をライブラリ化してフラッシュメモリ１５に格納し、さらに、ライブラリ化されたプログラムは、必要に応じて実行されるようにした。 - 特許庁 - Thus, in this configuration, since the head does not seek, the disk does not start or stop to turn when writing data in other mediums such as a flash memory for instance, the quality of the recorded data is not degraded by the noise.
本構成により、例えばフラッシュメモリなどの他メディアに対するデータ書き込みの実行中に、ヘッドのシーク、ディスク回転開始、停止処理などが行なわれることがなくなりノイズ発生による記録データの品質低下が防止される。 - 特許庁 - On the other hand, the CPU 15 allows the image processing section 6 to generate a simple image of which the number of pixels is less than that of the basic image from the photographed image or the basic image and allows an image recording section 14-2 to record the simple image in a flash memory 14.
その一方で、ＣＰＵ１５は、撮影画像若しくは基本画像からその画素数が基本画像よりも少ない簡易画像を画像処理部６に作成させ、フラッシュメモリ１４内の画像記録部１４−２に記録させる。 - 特許庁 - Each sector of an AND type flash memory 1 is divided into data sector DS to be accessed when no defect occurs, spare sector SS for substituting a defective sector and table sector TS showing the correspondence of both the sectors DS and SS.
ＡＮＤ型のフラッシュメモリ１の各セクタは、不良が発生していない場合にアクセスされるデータセクタＤＳと、不良セクタを代替するスペアセクタＳＳと、両セクタＤＳ・ＳＳの対応を示すテーブルセクタＴＳとに分けられる。 - 特許庁 - A 1st controller 51 discriminating a pre-end state reads icon data denoting the number of steps corresponding to a calculated residual capacity from a flash memory 53 via a 2nd controller 52 and allows the icon to be blinked.
第１のコントローラ５１は、プリエンド状態であると判定したときには、算出した残量に対応するステップ数を示すアイコンデータを第２のコントローラ５２を介してフラッシュメモリ５３から読み出し、このアイコンを点滅表示する。 - 特許庁 - Thus, the recording region of a short mail and the recording region of a long mail are set in a flash memory 24 as shown by one dotted chain line 100 so that both short mail and long mail functions can be used.
このため、短文メールと長文メールのいずれの機能も利用できるように、短文メールの記録領域と長文メールの記録領域とが一点鎖線１００で示すように、フラッシュメモリ２４内でそれぞれ領域設定されている。 - 特許庁 - To provide an audio apparatus having a rewritable control program stored in a flash memory, which easily achieves smooth sound confirmation of a version of the control program with a simple circuit configuration without the need for addition of an exclusive display section and an exclusive circuit.
フラッシュメモリに記憶された制御プログラムの書き換えが可能なオーディオ装置において、専用の表示部や回路を追加することなく、簡単な回路構成により、音により容易に制御プログラムのバージョンを確認したい。 - 特許庁 - When the memory recorder function 11 of an instantaneous voltage drop examining apparatus 10 detects the occurrence of an instantaneous voltage drop, a trigger signal is generated, monitoring information is recorded and stored, and the light emitting apparatus 16 is simultaneously made to emit a flash.
これにより、瞬低調査装置１０のメモリレコーダ機能１１が瞬低の発生を検知したときには、トリガー信号を生成して、監視情報を記録保存するのと同時に、発光装置１６に閃光を発せさせる。 - 特許庁 - To provide a forming method of slurry for CMP which is superior in grinding selection ratio with respect to polycrystalline silicon compared with an oxide film, and the forming method of a semiconductor element for forming the self aligned floating gate of a flash memory element utilizing the slurry.
酸化膜に比べて多結晶シリコンに対する研磨選択比に優れたＣＭＰ用スラリー及び、前記スラリーを利用してフラッシュメモリ素子の自己整合浮遊ゲートを形成する半導体素子の形成方法を提供する。 - 特許庁 - Simultaneously, the PLD 27 for initial setting read setting data from the flash memory 23 and carries out register setting of itself, configuration of the FPGA 25a, and register setting of the FPGA 25a and the CPLDs 25b, 25c and 25d.
同時に、初期設定用ＰＬＤ２７は、フラッシュメモリ２３から設定データを読み出し、初期設定用ＰＬＤ自身のレジスタ設定、ＦＰＧＡ２５ａのコンフィギュレーション、さらにＦＰＧＡ２５ａ、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄのレジスタ設定を行う。 - 特許庁 - The NAND flash memory device supplies an LSB start voltage to a selected word line during an LSB program, and MSB start voltage higher than the LSB start voltage to the selected word line during an MSB program.
ＮＡＮＤフラッシュメモリ装置は、ＬＳＢプログラム動作時に選択されたワードラインにＬＳＢ開始電圧を提供し、ＭＳＢプログラム動作時に前記選択されたワードラインに前記ＬＳＢ開始電圧より高いＭＳＢ開始電圧を提供する。 - 特許庁 - In the non-display reproduction mode, when the image data recorded in a flash memory 8 is displayed on the LCD 19, the CPU 10 skips the image data of the reproduction disable and displays only the image data of reproduction enable on the LCD 19.
非表示再生モードでは、ＣＰＵ１０は、フラッシュメモリ８に記録されている画像データをＬＣＤ１９に表示する際、上記再生不許可の画像データをスキップして、再生許可の画像データのみをＬＣＤ１９に表示する。 - 特許庁 - A BIOS (Basic Input/Output System) 60 reads the serial numbers 21 and 91 from the main storage 2 and hard disk 9, and makes the information processor unusable status when the read serial numbers 21 and 91 are not registered in the flash memory 5.
ＢＩＯＳ６０は、主記憶２及びハードディスク９からシリアル番号２１、９１を読み出して、読み出したシリアル番号２１、９１がフラッシュメモリ５に登録されていない場合に、情報処理装置を使用不可の状態とする。 - 特許庁 - To provide a flash memory which has a plurality of cores being sets of blocks to be used as units of data erasure, and enables concurrent execution of data write or erase operation in an arbitrary core, and of data read operation in other arbitrary cores.
データ消去の単位となるブロックの集合である複数のコアを有し、任意のコアでのデータ書込み又は消去動作と、他の任意のコアでのデータ読出し動作との同時実行を可能としたフラッシュメモリを提供する。 - 特許庁 - A system controller 10 closes the video channel and the sound channel, updates the firmware area for the video CODEC and the firmware area for the sound CODEC of a flash memory 14 and restarts the CODECs 22 and 32.
システム制御装置１０は、映像チャネル及び音声チャネルをクローズし、フラッシュメモリ１４の映像コーデック用ファームウエア領域及び音声コーデック用ファームウエア領域を更新し、映像コーデック２２及び音声コーデック３２を再起動する。 - 特許庁 - To provide a multi-plane type flash memory device in which operation speed and data throughput can be increased by performing simultaneously program and read-out operation of a plurality of planes by a chip enable signal including a plurality of bits.
複数のビットを含むチップイネーブル信号によって複数のプレーンのプログラムおよび読出し動作を同時に実行することにより、その動作速度とデータ処理量を増加させることが可能なマルチプレーン型フラッシュメモリ装置。 - 特許庁 - To provide a method of monitoring an erase threshold voltage distribution in a NAND type flash memory device, which can surely detect and measure the distribution of erase threshold voltage (Vt), in such a relation that a peripheral cell and a main cell mutually interfere.
周辺セルとメインセルとが相互に干渉する関係において、消去しきい値電圧(Vt)の分布を確実に検出して測定できるNAND型フラッシュメモリ素子の消去しきい値電圧分布モニタリング方法を提供する。 - 特許庁 - When a power source of a television device 100 is turned on for the first time, a control part 150 reads an HDD serial number registered in an HDD 140, and it registers the serial number in a flash memory 160 in the television device 100.
制御部１５０は、テレビジョン装置１００の電源が初めて投入された場合、ＨＤＤ１４０内に登録されているＨＤＤシリアル番号を読出し、それを、テレビジョン装置１００内のフラッシュメモリ１６０に登録する。 - 特許庁 - This storage card 1 comprises an electrically rewritable flash memory 4 for storing authentication program and a resistor 9 for storing codes showing whether commands by a host computer 100 are accepted by a CPU 3 or not.
本発明に係るストレージカード１は、認証用プログラムを記憶する電気的に書き換え可能なフラッシュメモリ４と、ホストコンピュータ１０によるコマンドをＣＰＵ３が受け付けるべきか否かを示すコードを格納したレジスタ９とを備える。 - 特許庁 - Next, the information processing device sets a route to a point on a road corresponding to the edge of the area from the current position; calculates a required time of the route; and stores the required time for each route in a RAM or a flash memory (S4-S11).
次に、現在位置から範囲の端に対応する道路上の地点までの経路を設定し、その経路における所要時間を算出して、その所要時間を経路毎にＲＡＭやフラッシュメモリに保存する（Ｓ４〜Ｓ１１）。 - 特許庁 - The animation image data stored in the FLASH memory 6 is transferred to a panel I/F 10 via the ASIC 1 being the image forming IC, the CPU 2, and the SDRAM 3, and is animation displayed in monochrome in the operation part 9.
ＦＬＡＳＨメモリ６内に格納されているアニメーション画像データは、画像形成処理ＩＣ：ＡＳＩＣ１、ＣＰＵ２、ＳＤＲＡＭ３を介して、パネルＩ／Ｆ１０へ転送され、操作部９にて、モノクロのアニメーション表示が行われる。 - 特許庁 - When downloading is selected, a block of the RAM or the flash memory specified by address information attached to data sent from the external device is deleted (S10), and received data are written in the deleted block (S11).
ダウンロードが選択されると、外部装置から送信されてくるデータに付加されたアドレス情報により指定されたＲＡＭまたはフラッシュメモリのブロックを消去し（Ｓ１０）、その消去したブロックに受信したデータを書き込む（Ｓ１１）。 - 特許庁 - The register block 102 comprises an SECADR register, a DR register and an FCR register for scan, an SCBN register, and a PRF register where Capture data contains the codes of specified parameters concerning to a flash memory.
レジスタブロック１０２は，スキャン用としてＳＥＣＡＤＲレジスタ，ＤＲレジスタ，ＦＣＲレジスタと，ＳＣＢＮレジスタと，Ｃａｐｔｕｒｅデータにフラッシュメモリに関する所定のパラメータのコードが含まれているＰＲＦレジスタとを備えている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
