「flops」を含む例文一覧(380)

1 2 3 4 5 6 7 8 次へ＞
  • to set flip-flops
    フリップフロップをセットする - コンピューター用語辞典
  • flip-flops are triggered
    フリップフロップがトリガされる - コンピューター用語辞典
  • I want to buy a pair of flip flops.
    ビーチサンダルを買いたい。 - 旅行・ビジネス英会話翻訳例文
  • He slouches along―shuffles along―shambles along―flops along.
    だらしない歩きようをする - 斎藤和英大辞典
  • Tom always flops back and forth.
    トムって、コロコロ言うこと変わるんだから。 - Tatoeba例文
  • A scan chain having a small number of flip-flops is provided with additional flip-flops such that the number of the flip-flops becomes constant among the scan chains.
    又、フリップフロップが少ないスキャン・チェーンにフリップフロップを追加して、スキャン・チェーン間でフリップフロップ数が同一になるようにする。 - 特許庁
  • To reduce a speed margin between flip-flops.
    フリップフロップ間の速度マージンを削減する。 - 特許庁
  • So disney can make a new $200 million movie that flops
    例えば 200億円かけた ディズニー映画がこけても - 映画・海外ドラマ英語字幕翻訳辞書
  • METHOD FOR CORRELATING FLIP-FLOPS BETWEEN TWO LOGIC CIRCUITS
    二つの論理回路間のフリップフロップの対応づけ方法 - 特許庁
  • To solve a problem that a number of flip-flops required for measuring delay time increases if a number of paths between the flip-flops increases.
    フリップフロップ間のパスの数が増えると、遅延時間を測定するために必要なフリップフロップ数が大きく増加する。 - 特許庁
  • The plurality of flip-flops generate scan chains in scan test.
    複数のフリップフロップは、スキャンテスト時にスキャンチェーンを形成する。 - 特許庁
  • I've had successes, i've had flops, but i've never had my name on something
    成功もした 大失敗もした だがやった事は無い - 映画・海外ドラマ英語字幕翻訳辞書
  • here and there a white blossom; the frog flops over;
    あちらこちらで白い花ざかり、蛙がその上に倒れこむ。 - Virginia Woolf『青と緑』
  • To reduce the number of flip-flops in a pulse width modulation circuit.
    パルス幅変調回路において、フリップフロップの数を減らすこと。 - 特許庁
  • The counter circuit 2 is comprised of flip-flops of one or more stages.
    カウンタ回路２は一段以上のフリップフロップから構成される。 - 特許庁
  • Flip-flops 201-206 constitute a scan path shift register.
    フリップフロップ２０１〜２０６は、スキャンパス用のシフトレジスタを構成する。 - 特許庁
  • Flip flops 3, 4 are arranged between combined circuits 1, 2, and the flip flops 3, 4 are chain-connected.
    組み合わせ回路１と組み合わせ回路２との間にフリップフロップ３、４は配置され、このフリップフロップ３、４はチェーン接続されている。 - 特許庁
  • The logic circuit includes prestage flip flops 10A and 10B, poststage flip flops 20A and 20B, a combinational logic circuit 30, and a selector 40.
    前段フリップフロップ１０Ａ，１０Ｂと、後段フリップフロップ２０Ａ，２０Ｂと、組み合わせ論理回路３０と、セレクタ４０とを有する。 - 特許庁
  • The signal is inputted via flip-flops(FF) 5 to 7.
    信号は、フリップフロップ（ＦＦ）５〜７を介して入力するようにする。 - 特許庁
  • Also, a path bypassing some flip-flops is provided on the scan paths 3 and flip-flops out of the test object are removed from the scan paths.
    また、スキャンパス３上にいくつかのフリップフロップをバイパスする経路を設け、テスト対象外とするフリップフロップをスキャンパスから除外する。 - 特許庁
  • A shift register 22, which is comprised of a plurality of flip-flops connected in multiple stages, operates according to a clock VCK, transfers pulses VS for starting from the flip-flops to the the flip-flops, and sequentially outputs the pulses by each of the stages.
    シフトレジスタ２２は、複数のフリップフロップを多段に接続したものからなり、クロックＶＣＫに応じて動作しスタート用のパルスＶＳをフリップフロップからフリップフロップに転送して各段ごと順次パルスを出力する。 - 特許庁
  • Either one of the flip flops 10-1, 10-2 takes in H.
    いずれか一方のフリップフロップ１０−１，１０−２がＨを取り込む。 - 特許庁
  • A clock CLKA for flip flops 10A and 20A and a clock CLKB for flip flops 10B and 20B have the same period and opposite phases.
    フリップフロップ１０Ａ，２０Ａ用のクロックＣＬＫＡとフリップフロップ１０Ｂ，２０Ｂ用のクロックＣＬＫＢは、同一周期で逆相の関係にある。 - 特許庁
  • The operation is performed relative to all the flip-flops, This matter is scanned relative to all the flip-flops and the result is compared with a map at a design time, and thereby an un-operated flip-flop or a coverage rate can be acquired.
    これを全フリップフロップについて走査し、設計時にマップと対比して、不動作のフリップフロップやカバレッジ率を得ることが出来る。 - 特許庁
  • This scan test circuit is constructed by connecting scanning flip-flops 1 in cascade.
    スキャン用フリップフロップ１を縦列接続してスキャンテスト回路を構成する。 - 特許庁
  • A plurality of flip-flops included in a logic circuit are grouped by a clock source.
    論理回路に含まれる複数のフリップフロップをクロックソースでグループ分けする。 - 特許庁
  • Those observation flip-flops are interconnected to constitute a scan path chain.
    これら観測用フリップフロップがスキャンパスチェーンを構成するように接続する。 - 特許庁
  • The plurality of data holding sections 141 each includes N flip-flops 145.
    複数のデータ保持部１４１の各々はＮ個のフリップフロップ１４５を含む。 - 特許庁
  • When the clocks applied to the flip-flops 7, 8 are restarted, power is supplied to the part circuit of the combination circuit and the flip-flops 7, 8 and the operation is resumed.
    フリップフロップ７，８のクロックが再開されると、組み合わせ回路とフリップフロップ７，８の一部回路の電源が供給され、動作が再開される。 - 特許庁
  • A logic circuit diagram 11 is input having flip-flops in a semiconductor integrated circuit as a design target, and having a logic circuit between the flip-flops both defined therein.
    設計対象となる半導体集積回路のフリップフロップおよびフリップフロップ間の論理回路が定義されている論理回路図１１を入力する。 - 特許庁
  • The D flip-flops DFFI (i=1 to 10) perform frequency division after the D flip-flops DFF (i-1) which receives a clock of a last phase starts frequency division.
    ＤフリップフロップＤＦＦｉ（ｉ＝２−１０）は、前の相のクロックを受けるＤフリップフロップＤＦＦ（ｉ−１）が分周を開始した後に分周を行う。 - 特許庁
  • To solve the problem that all flip-flops generating timing constraint violation can not be specified in a shift resister circuit constituted of the flip- flops having no preset function.
    プリセット機能を持たないフリップフロップで構成されたシフトレジスタ回路において、タイミング制約違反を起こしているフリップフロップを全て特定する事が出来ない。 - 特許庁
  • To prevent a mismatch between the outputs of secondary flip-flops, in data holding circuits including primary flip-flops and secondary flip-flops which operate with clock pulse signals independent of, and asynchronous to, each other, even when the clock pulse signals contend.
    互いに独立した非同期のクロックパルスで動作する前段フリップおよび後段フリップフロップを含むデータ保持回路において、クロックパルス同士が競合する場合でも、後段のフリップフロップにおける出力間の不整合を防止する。 - 特許庁
  • The semiconductor integrated circuit includes a plurality of flip-flops, a selection circuit connected to at least 2 or more of flip-flops among the plurality of flip-flops, and the test response analysis circuit connected to the selection circuit.
    本発明の一観点にかかる半導体集積回路は、複数のフリップフロップと、複数のフリップフロップのうち少なくとも二以上のフリップフロップに接続される選択回路と、選択回路に接続されるテスト応答解析回路と、を有する。 - 特許庁
  • Regions G1 to G8 comprising the prescribed number of flip flops (FF) are divided into two groups.
    所定数のフリップ・フロップ（FF）を含む領域G1〜G8を２つの群に群分けする。 - 特許庁
  • For example, any combination of logical selectors, inverters and flip-flops may be included.
    例えば論理セレクタ、インバータ又はフリップフロップのあらゆる組み合わせを含みうる。 - 特許庁
  • this computer can perform a million flops per second
    このコンピュータは1秒あたり100万回の1浮動小数点計算処理を実行できる - 日本語WordNet
  • In dividing, partial flip-flops in the plurality of flip-flops are included in a plurality of groups based on a transmission route of a signal when the integrated circuit is operated actually.
    分割の際には、集積回路が実際に動作するときの信号の伝達経路に基づいて、複数のフリップフロップのうちの一部のフリップフロップが複数のグループに含まれる。 - 特許庁
  • A replacing FF determining means 4 determines flip-flops other than those stored in the reset requiring FF list 5 as replacement objects to flip-flops without a reset terminal.
    置き換えＦＦ判定手段４は、リセット必要ＦＦリスト５に記憶されている以外のフリップフロップをリセット端子無しフリップフロップへの置き換え対象と判定する。 - 特許庁
  • If flip-flops separated at a predetermined distance or more are existed in the case of constituting a scanning shift register by connecting flip-flops FF1 to FFi+1 for constituting a logic circuit, a transit flip-flop FFd is disposed between the flip-flops, and the flip-flops are connected therebetween via the transit flip-flop.
    論理回路を構成するフリップフロップ回路を接続してスキャン用シフトレジスタを構成する際に、所定の距離以上離れているフリップフロップ回路が存在した場合には、そのフリップフロップ回路間に中継用のフリップフロップ回路（ＦＦｄ）を配置して、この中継用フリップフロップ回路を介してフリップフロップ回路間を接続させるようにした。 - 特許庁
  • This synchronous circuit designing method is provided with a step S101 to extract flip-flops, a step S102 to automatically layout the flip- flops, a step S103 to generate a clock tree of the flip-flops, a step S104 to detect clock delay time to the flip-flops, and a step S106 to conduct automatic layout wiring.
    本発明の同期回路設計方法は、フリップフロップを抽出するステップＳ１０１と、フリップフロップを自動配置するステップＳ１０２と、フリップフロップのクロックツリーを生成するステップＳ１０３と、フリップフロップへのクロック遅延時間を検出するステップＳ１０４と、論理合成を行うステップＳ１０５と、自動配置配線を行うステップＳ１０６と、を備える。 - 特許庁
  • The signals which have propagated the first and second flip-flops 6 and 8 are corrected after delay.
    第１および第２のフリップフロップ（６），（８）を伝播した信号を遅延の後補足する。 - 特許庁
  • The flip-flops 5 with a reset terminal are inserted on the scan paths 3 and the flip-flops 5 with reset terminal are specified by a mask register 4 and are reset, so that the flip-flop values out of the test object for inputting in the flip-flops 5 with reset terminal are initialized and masked.
    スキャンパス３上にリセット端子付きフリップフロップ５を挿入し、マスクレジスタ４によりリセット端子付きフリップフロップ５を指定してリセットすることにより、リセット端子付きフリップフロップ５に入力するテスト対象外フリップフロップの値を初期化し、マスクする。 - 特許庁
  • To miniaturize a hinge device suitable for cellphones with flip-flops and PHSs.
    フリップ付きの携帯電話機やＰＨＳに適したヒンジ装置を、とくに小型なものとする。 - 特許庁
  • A head FF detecting means 2 detects first flip-flops connected to input ports 101, 102 of an object circuit 100 and stores the flip-flops in a reset requiring FF list 5.
    先頭ＦＦ検出手段２は、対象回路１００の入力ポート１０１，１０２に接続されている最初のフリップフロップを検出し、これをリセット必要ＦＦリスト５に記憶させる。 - 特許庁
  • A clock distribution circuit rearrangement/wiring means 105 refers to the arrangement result of the logic cells and the flip-flops after moving the flip-flops so as to execute the rearrangement/rewiring of the clock distribution circuit.
    クロック分配回路再配置配線手段１０５は、フリップフロップ移動後の論理セル及びフリップフロップの配置結果を参照して、クロック分配回路の再配置・再配線を行う。 - 特許庁
  • The circuit includes an assembly formed of two D-type flip-flops 12, 13, and two NAND logic gates 15, 16 arranged in negative feedback between the two flip-flops.
    ２つのＤ型フリップ・フロップ１２、１３、及びその２つのフリップ・フロップの間の負帰還内に配置された２つのＮＡＮＤロジック・ゲート１５、１６で形成されているアセンブリを含む。 - 特許庁
  • Monitoring flip-flops 2, 3 for latching an output from a functional flip-flop 1 constituting an application circuit are provided, and a selection circuit for outputting selectively each value of the flip-flops is provided.
    アプリケーション回路を構成する機能フリップフロップ１の出力をラッチするモニタ用フリップフロップ２，３を設け、このフリップフロップの値を選択的に出力するための選択回路を設けた。 - 特許庁
  • The emission control driver includes a plurality of flip-flops, and each of flip-flops 110, 130, 150 selectively receives two input signals and shifts a level of a received input signal.
    発光制御駆動装置は、多数のフリップフロップを備え、各々のフリップフロップ１１０、１３０、及び１５０は、２つの入力を選択的に受信し、受信した入力レベルをシフトする。 - 特許庁
  • A flip-flop moving means 104 refers to the arrangement result of logic cells and flip-flops and the arrangement/wiring result of a clock distribution circuit, supplying a clock signal to the flip-flops so as to move the flip-flops around a clock drive buffer in the final stage of the clock distribution circuit.
    フリップフロップ移動手段１０４は、論理セル及びフリップフロップの配置結果と、フリップフロップに対してクロック信号を供給するクロック分配回路の配置配線結果とを参照し、フリップフロップを、クロック分配回路における最終段のクロック駆動バッファ周辺に移動する。 - 特許庁
1 2 3 4 5 6 7 8 次へ＞

例文データの著作権について