When mounting delay units R1 to Rn configuring a straight delay line on the FPGA, these delay units R1 to Tn are manually arranged. ストレートディレイラインを構成する遅延ユニットR1〜RnをFPGAに実装する際にマニュアルで配置する。 - 特許庁
A delay device 680 to be placed within the DAC or an FPGA is further provided, and a 90-degree shift and a 270-degree shift are discriminated by using a delay function of the data clock. さらにDAC内またはFPGA内に装備される遅延器680を設け、データクロック遅延機能を使って90度ずれと270度ずれを判別する。 - 特許庁
To provide a timing regulation circuit for fine delay resolution suitable for a semiconductor testing device using an FPGA. FPGAを用いて半導体試験装置に適した細かい遅延分解能のタイミング調整回路を提供する。 - 特許庁
To make a non-standard device such as an FPGA which is not suitable for a standard value relating to required output delay coexist with a standarid device on the same bus. 所要の出力遅延に関する規格値に適合しないFPGA等の規格外デバイスを同一バス上で規格デバイスと共存できるようにする。 - 特許庁