「function bit」を含む例文一覧(293)

＜前へ 1 2 3 4 5 6 次へ＞
  • To reduce the size of an ultra-micro floating gate semiconductor storage device having areas which function as bit lines on a substrate side and adopting a buried element separating system to an ultra-micro size.
    基板側にビット線として機能する領域を有し埋め込み素子分離方式を採用したフローティングゲート型半導体記憶装置の超微細化を実現する。 - 特許庁
  • Then, bit shift is applied by utilizing the data shift function of an ALU 18 while circulating these data and data to be written in a RAM 16 are successively generated.
    そして、そのデータを巡回させながら、ＡＬＵ１８のデータシフト機能を利用してビットシフトを施し、ＲＡＭ１６に書き込むためのデータを、次々に生成していく。 - 特許庁
  • No error correction function for correcting the pattern of bit error is required in the check data to reduce the number of bits of the check data C.
    この結果、上記パターンのビットエラーを訂正するためのエラー訂正機能をチェックデータに組み込まなくとも良くなるので、チェックデータＣのビット数を少なくすることができる。 - 特許庁
  • The computer 3 specifies a linear function indicating a reference relation between the time of a bit change point and the number of the change point by a least-square method.
    コンピュータ３は、サンプリングデータを基に、ビットの切替り目の時刻と、その切替り目の番数と間の基準関係を表す１次関数を最小二乗法により特定する。 - 特許庁
  • Since the cache memory device 6 has a function for allocating only the data with the attribute bit of '1' to a cache part, a hit rate to access from a CPU 3 is remarkably improved.
    キャッシュメモリ装置６は、属性ビットが“１”のデータのみをキャッシュ部にアロケートする機能を有するので、ＣＰＵ３からのアクセスに対するヒット率が大幅に向上する。 - 特許庁
  • The second bit map of cascade difference data of the new differential data is generated simultaneously with the generation of the data for the snapshot as showed in B in the case of splitting the snapshot function.
    また、スナップショット機能のスプリット時には、Ｂに示すように、スナップショット用のデータの作成と同時に、新規差分データのカスケード差分データの第２のビットマップを作成する。 - 特許庁
  • Data of upper 2 gradation bits B3, B2 among the 4 gradation bits B0 to B3 are stored respectively in memory areas 23, 22 as data having respectively the function of a control bit.
    ４つの階調ビットＢ０〜Ｂ３のうち、上位２つの階調ビットＢ３，Ｂ２のデータは、それぞれ制御ビットの機能を持ったデータとして、メモリ領域２３，２２に格納する。 - 特許庁
  • The data processing chip 41 includes the circuit function section for demodulating switch data received from a reception optical diode 42 and coming from an accessory remote controller for example, and converting the data into bit data.
    データ処理チップ４１には、受信用光ダイオード４２により受信した例えば、付属リモコンからのスイッチデータを復調し、ビットデータに変換する回路機能部を有する。 - 特許庁
  • The sample clock signal provides a variable time function such that the input signal characteristics may be sampled at several times during the input signal or bit window period.
    サンプリング・クロック信号は可変時間機能を提供して、入力信号の特性が入力信号或いはビット・ウィンドウの期間中に数回サンプリングされるようにする。 - 特許庁
  • To provide a semiconductor memory apparatus in which coupling noise between adjacent bit lines can be reduced without arranging a shield line which does not contribute to a memory function directly.
    直接にはメモリ機能に寄与しないシールド線を配置することなく、隣接ビット線間のカップリングノイズを低減できるようにした半導体記憶装置を提供する。 - 特許庁
  • To provide a data communication system which is capable of enabling a data receiver to receive data even if the format and bit rate of the encoded data to send are not in conformity with the processing function of the receiver.
    送信する符号化データのフォーマット、ビットレートが受信する装置の処理機能と適合しない場合でも受信装置での処理を可能とするシステムを提供する。 - 特許庁
  • To provide a signal transfer method, a bit stream transfer method and a pack battery that can reduce signal lines connected to a pack battery having an authentication function.
    認証機能を有するパック電池に接続される信号線を削減することが可能な信号授受方法、ビット列の伝送方法及びパック電池を提供する。 - 特許庁
  • The second external connection electrode of the switching target of the interface function includes an electrode for plural bit parallel inputting/outputting, and an electrode for control signal inputting.
    インタフェース機能の切り換え対象とされる第２の外部接続電極は、複数ビット並列入出力用の電極と、制御信号入力用の電極である。 - 特許庁
  • Run length structures obtained after quantizing DCT coefficients of blocks are arranged as many as the number of the blocks for grouping are converted into an N-bit hash value with a hash function.
    ブロックのＤＣＴ係数を量子化した後の、ランレングスの構造をブロックの数だけ並べてグループ化したものをハッシュ関数によって、Ｎビットのハッシュ値に変換する。 - 特許庁
  • In an Si substrate 1, buried conductor films 2 which function as source-drain areas and bit lines, diffusion layers 3, and buried separating insulating films 7 are provided.
    Ｓｉ基板１には、ソース・ドレイン領域及びビット線として機能する埋め込み導体膜２及び拡散層３と、埋め込み分離絶縁膜７とが設けられている。 - 特許庁
  • (Note 6) If any ciphers with a longer hash value are available when constructing a new eGovernment system, it is preferable that a 256-bit (or more) hash function be selected.
    (注6) 新たな電子政府用システムを構築する場合、より長いハッシュ値のものが使用できるのであれば、256ビット以上のハッシュ関数を選択することが望ましい。 - 経済産業省
  • In this case, the function restriction of arrangement wiring data with function restriction is performed by a restriction release processing part 6, and a bit stream generated from the arrangement wiring data by a bit stream generating part 7 are temporarily encrypted by an encryption processing part 8, and decoded by a decoding processing part 9, and written in the FPGA or ROM by a write processing part 10.
    このとき、制限解除処理部６により機能制限付き配置配線データの機能制限を行なうとともに、ビットストリーム生成部７で配置配線データから生成されたビットストリームは暗号化処理部８で一旦暗号化された後、復号化処理部９で復号化されて書込処理部１０でＦＰＧＡ又はＲＯＭに書き込まれる。 - 特許庁
  • The correlation process system may comprise a branching filter with a function of frequency selection for fetching the input data by digital converting to the separated output terminal with respect to each channel, and a rewritable large scale integrated circuit for outputting the multiple bit sampling data inputted from the branching filter by selecting the appropriate bit set with the quantization level for each bit.
    相関処理系に、デジタル変換されて入力されたデータを、チャンネル毎に別々の出力端子に取り出す周波数選択機能を有する分波器と、分波器から入力された多ビットサンプリングデータを、ビット毎に量子化レベルを設定され適当なビットを選択して出力する書き換え可能な大規模集積回路とを設けてもよい。 - 特許庁
  • A value of an internal row address signal bit is set from an address buffer 2 according to the test control signal, and operations of a row selecting circuit 3 and a bit line peripheral circuit 4 are controlled by a row system control circuit 10 with a test controlling function according to the test control signal.
    このテスト制御信号に従ってアドレスバッファ（２）からの内部ロウアドレス信号ビットの値を設定し、かつテスト制御信号に従ってテスト制御機能付行系制御回路（１０）が行選択回路（３）およびビット線周辺回路（４）の動作を制御する。 - 特許庁
  • A memory LSI is tested, the number of defect bits are counted for bit map data for each address coordinate, a histogram of the number of defect is made, and wavelet analysis making harl function a base function is performed by assuming the made histogram of the number of defect as a discrete signal.
    メモリＬＳＩを試験し、ビットマップデータに対してアドレス座標毎に不良ビット数をカウントし、不良数ヒストグラムを作成し、作成した不良数ヒストグラムを離散信号とみなして、ハール関数を基底関数としたウェーブレット解析を行う。 - 特許庁
  • To provide a quantum computation method for solving such a problem that, when an unknown function with invariance of f(x)=f(xΛs) or g(x)=g(xVs) and Hamming weight of an n-bit column s are given, an appropriate input value is inputted to the function and the s is found out as the output value of the function.
    ｆ（ｘ）＝ｆ（ｘ∧ｓ）又はｇ（ｘ）＝ｇ（ｘ∨ｓ）という不変性を持つ未知の関数、ｎ−ｂｉｔ列ｓのＨａｍｍｉｎｇ重みが与えられている場合において、前記関数に適当な入力値を与えその出力値からｓを求める問題を解く量子計算方法を提供する。 - 特許庁
  • A multi-function image processing device having a printer function, a copy function and a facsimile function selects subsidiary information to be used for retrieving and editing the integrated document from among subsidiary information respectively extracted from a character area, an image area and a figure area of bit map image data to be used for generating the document and registers the subsidiary information as the metadata of the document.
    プリンタ機能、コピー機能、ファクシミリ機能を有する複合画像処理装置は、統合ドキュメントを生成する元となるビットマップ画像データの文字領域、画像領域、図形領域のそれぞれから抽出した副次情報のうち、統合ドキュメントの検索や編集に用いられるであろう副次情報を選択して統合ドキュメントのメタデータとして登録する。 - 特許庁
  • The designated confirmer signature creating device 10 creates a designated confirmer signature by using a value for which a one-directional function has been applied for a bit coupling value between the common value and independent values.
    検証者指定署名生成装置１０は、共用値と独立値とのビット結合値に一方向性関数を作用させた値を用い、検証者指定署名を生成する。 - 特許庁
  • To reduce the number of times nonvolatile memory is rewritten in a processor system where part of either main memory or cache memory includes nonvolatile memory such as PCM having a bit variable function.
    メインメモリまたはキャッシュメモリのどちらかの一部が、ビット可変機能を持つＰＣＭ等の不揮発性メモリから構成されるプロセッサシステムにおける不揮発性メモリの書き換え回数を削減する。 - 特許庁
  • The MLLD is a passive MLLD having a function of generating and outputting an optical pulse train whose repetitive frequency is close to the bit rate frequency of the input optical signal when mode synchronous operation starts.
    MLLDは、モード同期動作が発現すると、繰り返し周波数が入力光信号のビットレート周波数に近似した光パルス列を生成して出力する機能を有する受動MLLDである。 - 特許庁
  • To provide a configuration of a wireless unit for an automatic meter- reading system where a wireless master unit of the wireless unit can make communication with wireless slave units each having a communication function for data, whose bit numbers differ from each other.
    自動検針システム用無線装置における無線親機が、異なるビット数の通信機能を有する無線子機と通信することのできる構成を提案すること。 - 特許庁
  • To provide a composite type recording and reproducing apparatus which has a function capable of confirming a video when a bit rate is changed in dubbing information from a hard disk to an optical disk.
    ハードディスクから光ディスクに情報をダビングする際に、記録のビットレートを変更した場合、このときの映像を確認できる機能を有する複合型記録再生装置を提供する。 - 特許庁
  • An operation sequence comprising a sampling operation, an electric charge distribution operation, an electric charge storage operation, and an electric charge reset operation is configured so as to express an error transfer function in each bit in a way of a cyclic rational expression.
    各ビットのエラー伝達関数が巡回有理式で表されるように、サンプリング動作、電荷分配動作、電荷保持動作、電荷リセット動作からなる動作シーケンスが構成される。 - 特許庁
  • In some examples, the shield layers and read sensor stack may be configured to provide a reader playback sensitivity function that substantially corresponds to the shape of the respective magnetic bit domains.
    いくつかの例では、シールド層および読取センサスタックは、それぞれの磁気ビット領域の形状に実質的に対応する読取再生感度機能を提供するように構成され得る。 - 特許庁
  • Transmission adaptive control by the transmission adaptive control means regards throughput maximization or throughput maximization under a constraint relating to an error bit rate as an objective function.
    前記送信適応制御手段による送信適応制御がスループット最大化もしくはビット誤り率に関する拘束条件下でのスループット最大化を目的関数とするものである。 - 特許庁
  • The XCopyPlane function uses a single bit plane of the specified source rectangle combined with the specified GC to modify the specified rectangle of dest.
    関数XCopyPlaneは、指定したコピー元の長方形領域の1つのビットプレーンを用いて、指定したコピー先の長方形領域を書き換える。 コピー元の領域は、指定した GC に結びつけられている。 - XFree86
  • By this operation, making a size of the calculation result s_i of the binominal operation as constant of (k_0+k_2) bit, and an input size of the RSA signature creation function (key length: k bits) is made constant.
    これにより、２項演算の計算結果ｓ_ｉのサイズを（ｋ_０＋ｋ_２）ビットで一定とし、結果的にＲＳＡ署名生成関数の入力サイズ（鍵長ｋビット）を一定にする。 - 特許庁
  • Here, what one bit signal of 2.8224 MHz inputted from an input terminal 42 is weighted by the triangular window function at the triangular window curtain bit expansion part 43 is accumulated by the adding+thinning circuit part 44 and thereby a convolution integral is carried out.
    ここで、三角窓掛けビット拡張部４３で入力端子４２から入力された２．８２２４ＭＨｚ、１ビット信号に三角窓関数の重み付けをしたものが、足し合せ＋間引き回路部４４において累積加算されることにより畳み込み積分が行われる。 - 特許庁
  • A turbo decoder 50 of the read/ write channel 5 has a end bit processing function of adding a necessary irreducible end bit array for ending decoding processing using a trellis to an RSC series and deleting the end bits from an APP decoded series.
    リード／ライトチャネル５のターボコーデック５０は、データ記録再生時に、ＲＳＣ系列に対してトレリスを利用した復号化処理を終了させるための必要最小限の終端ビット列を付加し、またＡＰＰ復号化系列から当該終端ビットを削除する終端ビット処理機能を有する。 - 特許庁
  • The test circuit is provided with a bit 7 of a register 5 for test to hold a state value to indicate state of the microcomputer peripheral function and a comparator 7 to output a state change signal to the output terminal for test of the microcomputer through an OR gate 4 according to changes in the state value held by the bit 7.
    マイコン周辺機能の状態を示す状態値を保持するテスト用レジスタ５のビット７と、そのビット７に保持された状態値の変化に応じて状態変化信号をＯＲゲート４を通じてマイコンのテスト用出力端子に出力する比較器７とを備えた。 - 特許庁
  • A user terminal (terminal apparatus) 12 captures the input of a word to be registered as an index value, encrypts the word, converts the cipher into a certain value by applying unidirectional function operation to convert the bit string of the cipher into a certain length, and turns on a bit position corresponding to each value to register an index value.
    ユーザ端末１２（端末装置）は、にインデックス値として登録する単語の入力を取込み暗号化し、そのビット列をある長さにするために一方向性関数演算を施してある値に変換し、その各値に対応するビット位置をＯＮしてインデックス値として登録する。 - 特許庁
  • The server, for each of the communication function parts of the wireless terminal, selects a modulation system corresponding to the signal-to-noise ratio, divides a modulation bit of the modulation system by the maximum modulation bit, and calculates an available transmission capacity by multiplying a value obtained by the division by the transmission capacity of space.
    サーバは、無線端末の通信機能部毎に、信号対雑音比に対応する変調方式を選択し、その変調方式の変調ビットを、最大変調ビットで除算し、その除算値に空き伝送容量を乗算した利用可能伝送容量を算出する。 - 特許庁
  • A DRAM or ferroelectric memory in a hierarchical bit line configuration is added with a function of data-copying the data of a memory cell connected to a work line designated by a word line activating command (act) through a global bit line to a memory cell connected to the word line designated by a following copy command.
    階層型ビット線構成のDRAMあるいは強誘電体メモリに対して、ワード線活性化コマンド(act)で指定されたワード線に接続するメモリセルのデータを、これに引き続くコピーコマンドで指定されたワード線に接続するメモリセルへ、グローバルビット線を介してデータコピーする機能を付加する。 - 特許庁
  • A bit string constituting the synchronization marker is set to be a value different from a bit string generated by the transmission unit 50 or a receiving unit 60 when a muting function is invoked in the transmission unit 50 or in the receiving unit 60 which receives the data transmitted from the transmission unit 50, which converges into zero.
    同期マーカを構成するビット列は、送信部５０または当該送信部５０から送信されるデータを受信する受信部６０でミュート機能が発動されたときに送信部５０または受信部６０で生成されるゼロに収束していくビット列と異なる値となるように設定される。 - 特許庁
  • The error bit control part 16 has a function for comparing an error amount detected by the error detecting part 15 with a preset regulation amount and requesting the ADSL interface part 14 to reduce the number of bits of each bit when the error amount becomes equal to or greater than the regulation amount.
    エラー・ビット制御部１６は、エラー検出部１５で検出されたエラー量と予め設定された規定量とを比較し、エラー量が規定量以上になるとＡＤＳＬインターフェース部１４に対して各トーンのビット数を減らすように要求する機能を有する。 - 特許庁
  • In the debug function-incorporated microcomputer, a DBG (debug unit) 3, when tracing the instruction bus 12 via an output bit width of 8 bits smaller than 32 bits of the bit width of the instruction bus 12, traces every 4 higher bits of two instructions parallel output to the instruction bus 12.
    デバック機能内蔵型マイクロコンピュータにおいて、ＤＢＧ（デバックユニット）３は、命令バス１２のビット幅の３２ビットよりも少ない８ビットの出力ビット幅で命令バス１２をトレースする時、命令バス１２に並列出力される２つの命令を上位から４ビットづつトレースする。 - 特許庁
  • In another multifunction machine, the screen description section 51 of the display print data read from the external storage medium is rasterized to generate and display a bit map image of the operation screen 60, and the function of the operation screen is reproduced from the information of the function description section 52.
    別の複合機では、外部記憶媒体から読み込んだ表示用印刷データの画面記述部５１をラスタライズして操作画面６０のビットマップ画像を生成して表示すると共に、機能記述部５２の情報からその操作画面の機能を再現する。 - 特許庁
  • The method represents the gradient strengths and the difference between them as bit strings; locates the most significant non-zero bit in the larger gradient value; divides the value of the corresponding bit position in the difference string, and a predetermined number of following positions, by increasing powers of 2; sums the results; subtracts the sum from 1.0 and uses the inverse tangent function to calculate the angle of the edge.
    本方法は、勾配強度およびその勾配強度の間の差分値をビットストリングとして表わし、より大きな勾配値の最上位の非ゼロビットの位置を確認し、差分ストリングの対応するビット位置、および所定数の後続の位置の値を増加する２のベキ乗で除算し、その結果を合計し、１．０からその合計を減算し、逆正接関数を用いてエッジ角度を算出する。 - 特許庁
  • When temperature T of a pickup 10 exceeds the prescribed temperature constant T1 at which a target bit rate is started to reduce in recording of data onto the optical disk, temperature rise of the pickup 10 and degradation of the target bit rate (picture quality) are suppressed by decreasing continuously the target bit rate as a function of the temperature T until the temperature reaches the prescribed temperature constant T2 before the critical temperature.
    光ディスクへのデータ記録時に、ピックアップ１０の温度Ｔが、ターゲットビットレートを下げ始める所定の温度定数Ｔ１を超えた場合、限界温度手前の所定の温度定数Ｔ２に到るまで、ターゲットビットレートを温度Ｔの関数として連続的に減少させることで、ピックアップ１０の温度上昇、及びターゲットビットレート（画質）の低下を抑制する。 - 特許庁
  • The algorithm variable type encryption device comprises a round function for executing prescribed processing for two or more times, and the round function comprises a part where the algorithm varies and a part where it is fixed at all times corresponding to input key bit information.
    所定の処理を複数回実行するラウンド関数から構成されるアルゴリズム可変型暗号装置であって、前記ラウンド関数が、入力される鍵ビット情報に応じて、アルゴリズムが可変する部分と常に固定の部分とから構成されるアルゴリズム可変型暗号装置である。 - 特許庁
  • The control circuit 1 has a check function to find the remaining capacity on the recording medium when recording digital data, and a function to reduce the bit rate of the data already recorded and record them again on the medium when the remaining capacity is less than a prescribed amount or less than the amount of data to record.
    制御回路１は、デジタルデータを記録する際に、記録メディアの残り容量を検索する機能と、残り容量が一定値以下又は記録すべきデータの容量以下であるときは、既に記録されたデータのビットレートを低く変換して記録メディアに再記録する機能を具える。 - 特許庁
  • To provide an automatic report unit that can realize a port configuration matching a request by a user by setting respectively a function of a 5-bit port or a contract unit part to each of ports.
    複数のポートのそれぞれに５ビットポートまたは接点機器ポートの機能を設定することにより、利用者の要望に合ったポート構成を実現することができる自動通報装置を提供する。 - 特許庁
  • A resolution enhancement part 133 generates B-bit digital data by executing interpolation processing, using an interpolation curve by a cubic function, to the low-frequency component DL on the basis of a change form of each data.
    分解能向上部１３３は、低周波成分ＤＬに対して、各データの変化形態に基づいて、３次関数による補間曲線を用いた補間処理により、Ｂビットのデジタルデータを生成する。 - 特許庁
  • In the gradation reproduction processing section 18, gradation reproduction processing is carried out to represent a dummy halftone having no sense of incompatibility for human eyes with bit arrangement based on human sight characteristics (contrast sensitivity function).
    階調再現処理部１８では、人間の視覚特性（コントラスト感度関数）に基づいたビット配置により、人間の目に違和感がない擬似中間調を表す階調再現処理を実行する。 - 特許庁
  • To significantly reduce cell area per bit, without narrowing a margin for improving the scaling property and characteristics of a non-volatile memory transistor which has a charge storage function inside a gate dielectric film.
    ゲート誘電体膜内部に電荷蓄積機能を持たせた不揮発性メモリトランジスタのスケーリング性および特性の向上の余地を狭めることなく、そのビット当たりのセル面積を大幅に低減する。 - 特許庁
＜前へ 1 2 3 4 5 6 次へ＞

例文データの著作権について