「gate array method」を含む例文一覧(112)
1 2 3 次へ＞- GATE ARRAY TESTING METHOD
ゲートアレイ試験方法 - 特許庁 - GATE ARRAY BUSINESS SYSTEM AND METHOD
ゲートアレイビジネスシステム及び方法 - 特許庁 - PROGRAMMABLE GATE ARRAY AND PROGRAMMING METHOD OF PROGRAMMABLE GATE ARRAY
プログラマブルゲートアレイおよびプログラマブルゲートアレイのプログラミング方法 - 特許庁 - OPERATING METHOD FOR PROGRAMMABLE GATE ARRAY
プログラマブル・ゲート・アレイの操作方法 - 特許庁 - TEST METHOD FOR FIELD PROGRAMMABLE GATE ARRAY
フィ—ルドプログラマブルゲ—トアレイのテスト方法 - 特許庁 - GATE ARRAY AND METHOD FOR FORMING LOGIC CIRCUIT
ゲートアレイ及び論理回路形成方法 - 特許庁 - BASIC CELL OF GATE ARRAY SEMICONDUCTOR DEVICE, GATE ARRAY SEMICONDUCTOR DEVICE, AND LAYOUT METHOD OF GATE ARRAY SEMICONDUCTOR DEVICE
ゲートアレイ半導体装置の基本セル，ゲートアレイ半導体装置，および，ゲートアレイ半導体装置のレイアウト方法 - 特許庁 - CONFIGURATION METHOD FOR PROGRAMMABLE GATE ARRAY DEVICE
プログラマブル・ゲートアレイ装置のコンフィグレーション方法 - 特許庁 - OPTICAL GATE ARRAY DEVICE AND METHOD FOR OPERATING THE SAME
光ゲートアレイ装置、及びその動作方法 - 特許庁 - METHOD OF DESIGNING GATE ARRAY INTEGRATED CIRCUIT AND GATE ARRAY INTEGRATED CIRCUIT USING THE SAME
ゲートアレイ集積回路の設計方法及びこれを用いたゲートアレイ集積回路 - 特許庁 - PROGRAMMABLE GATE ARRAY DEVICE AND CIRCUIT SWITCHING METHOD
プログラマブルゲートアレイ装置及び回路切替方法 - 特許庁 - GATE ARRAY DEVICE AND AUTOMATIC ARRANGEMENT ROUTING METHOD
ゲートアレイ装置および自動配置配線方式 - 特許庁 - GATE ARRAY INTEGRATED CIRCUIT AND ITS LAYOUT METHOD
ゲートアレイ集積回路およびそのレイアウト方法 - 特許庁 - FIELD PROGRAMMABLE GATE ARRAY, AND ITS USING METHOD
フィールド・プログラマブル・ゲート・アレイおよびその使用方法 - 特許庁 - OPTICAL RECONFIGURED GATE ARRAY AND ITS RESETTING METHOD
光再構成型ゲートアレイおよびそのリセット方法 - 特許庁 - CIRCUIT INFORMATION PROTECTING METHOD FOR FIELD PROGRAMMABLE GATE ARRAY
フィールドプログラマブルゲートアレイの回路情報保護方法 - 特許庁 - METHOD AND SYSTEM FOR PREVENTING COPYING OF PROGRAMMABLE GATE ARRAY
プログラム可能なゲートアレイのコピー防止方法及びシステム - 特許庁 - PROGRAMMABLE GATE ARRAY AND CIRCUIT FUNCTION CHANGING CONTROL METHOD
プログラマブルゲートアレイおよび回路機能変更制御方法 - 特許庁 - OPTICAL RECONFIGURATION TYPE GATE ARRAY AND ITS RECONFIGURATION METHOD
光再構成型ゲートアレイおよびその再構成方法 - 特許庁 - METHOD AND SYSTEM FOR PREVENTING COPY OF PROGRAMMABLE GATE ARRAY
プログラム可能なゲートアレイのためのコピー防止方法及びシステム - 特許庁 - METHOD OF MULTIPLEXING DATA, FIELD-PROGRAMMABLE GATE ARRAY, AND OPTICAL NETWORK
データ多重化方法、フィールドプログラマブルゲートアレイ、及び光ネットワーク - 特許庁 - WRITE STATE INSPECTION METHOD OF OPTICALLY RECONFIGURABLE GATE ARRAY, WRITE STATE INSPECTION APPARATUS, AND OPTICALLY RECONFIGURABLE GATE ARRAY
光再構成型ゲートアレイの書込状態検査方法及び書込状態検査装置、並びに光再構成型ゲートアレイ - 特許庁 - IMPROVED SPLIT GATE TYPE NON-VOLATILE FLASH MEMORY CELL AND ARRAY WHICH HAVE FLOATING GATE, CONTROL GATE, SELECTION GATE, AND ERASE GATE WITH OVERHANG ON FLOATING GATE, AND METHOD FOR MANUFACTURING
浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法 - 特許庁 - METHOD AND APPARATUS FOR WRITING DATA TO OPTICAL RECONSTRUCTION TYPE GATE ARRAY
光再構成型ゲートアレイへのデータ書き込み方法および装置 - 特許庁 - RECONFIGURATION CONTROLLER FOR OPTICAL RECONFIGURATION TYPE GATE ARRAY AND METHOD THEREOF
光再構成ゲートアレイの再構成制御装置及びその方法 - 特許庁 - TOP GATE SELF-ALIGNED POLYSILICON THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD AND ARRAY
トップゲートセルフアラインポリシリコン薄膜トランジスタ、その製造方法、及びアレイ - 特許庁 - METHOD FOR ERASING NON-VOLATILE MEMORY CELL OF FIELD- PROGRAMMABLE GATE ARRAY
フイールドプログラム可能ゲートアレイの不揮発性メモリセルを消去する方法 - 特許庁 - DATA WRITING DEVICE AND DATA WRITING METHOD FOR OPTICAL RECONSTRUCTION TYPE GATE ARRAY
光再構成型ゲートアレイのデータ書込装置及びデータ書込方法 - 特許庁 - NONVOLATILE FLOATING GATE MEMORY CELL HAVING FLOATING GATE FORMED IN RECESS, ITS ARRAY AND FABRICATING METHOD
窪み中に形成された浮遊ゲートを持つ不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁 - METHOD FOR STRUCTURING LOGICAL CONFIGURATION BY USING ELECTRICALLY RECONFIGURABLE GATE ARRAY
電気的に再構成可能なゲートアレイを用いて論理構成を構築する方法 - 特許庁 - METHOD FOR STRUCTURING LOGICAL CONFIGURATION USING ELECTRICALLY RECONFIGURABLE GATE ARRAY
電気的に再構成可能なゲートアレイを用いて論理構成を構築する方法 - 特許庁 - SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL HAVING VERTICAL CONTROL GATE SIDEWALL AND INSULATION SPACER, AND MEMORY ARRAY FORMED BY THE METHOD
垂直制御ゲート側壁及び絶縁スペーサを有する浮動ゲートメモリセルの半導体メモリ配列を形成する自己整合方法とこれにより製造されたメモリ配列 - 特許庁 - SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS HAVING EMBEDDED SOURCE LINE AND FLOATING GATE, AND MEMORY ARRAY FOAMED BY USING THE SAME
埋設ソースライン及びフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列型方法及びそれにより作られたメモリアレー - 特許庁 - SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS HAVING ELONGATED NONLINEAR FLOATING GATE, AND MEMORY ARRAY FORMED USING THE SAME
非直線的な細長いフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列方法及びそれにより形成されたメモリアレー - 特許庁 - SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH PROTRUDING CONTROL GATE, AND MEMORY ARRAY MADE THEREBY
部分的に突出するコントロールゲートを持つフローティングゲートメモリーセルの半導体メモリーアレーを形成する自己整列方法及びそれによって作られたメモリーアレー - 特許庁 - MANUFACTURING METHOD FOR EQUIVALENT FILED PROGRAMMABLE GATE ARRAY AND INTEGRATED CIRCUIT FOR STRUCTURED SPECIFICATION PURPOSE
等価なフィールドプログラマブルゲートアレイとストラクチャード特定用途向け集積回路の製造方法 - 特許庁 - METHOD FOR DESIGNING INPUT SCHEMITT BUFFER CIRCUIT IN GATE ARRAY AND INPUT SCHMITT BUFFER CIRCUIT
ゲートアレイに於ける入力シュミットバッファ回路の設計方法、及び入力シュミットバッファ回路 - 特許庁 - BIDIRECTIONAL READING/PROGRAMMING NONVOLATILE FLOATING GATE MEMORY CELL, ITS ARRAY AND FABRICATING METHOD
双方向性読出し／プログラム不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁 - SPLIT GATE NAND FLASH MEMORY STRUCTURE AND ARRAY, PROGRAMMING METHOD OF THE SAME, ERASURE METHOD AND READOUT METHOD, AND MANUFACTURING METHOD
分割ゲートＮＡＮＤフラッシュメモリ構造及びアレイ、そのプログラミング方法、消去方法及び読み出し方法、並びに、製造方法 - 特許庁 - SELF ADJUSTMENT METHOD FOR FORMING A SERIES OF SEMICONDUCTOR MEMORY FLOATING GATE MEMORY CELLS WHICH HAVE GATE SPACER, AND MEMORY ARRAY FORMED BY THE METHOD
制御ゲートスペーサを有する一連の半導体メモリ浮動ゲートメモリセルを形成する自己調整方法及びそれにより形成されるメモリアレイ - 特許庁 - BIDIRECTIONAL READING/PROGRAMMING NONVOLATILE FLOATING GATE MEMORY CELL HAVING INDEPENDENTLY CONTROLLABLE CONTROL GATE, ITS ARRAY AND FABRICATING METHOD
独立制御可能な制御ゲートを持つ双方向性読出し／プログラム不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁 - To actualize the method for structuring a logical configuration by using the electrically reconfigurable gate array.
電気的に再構成可能なゲートアレイを用いて論理構成を構築する方法を提供する。 - 特許庁 - METHOD FOR USING ELECTRICALLY RECONSTITUTABLE GATE ARRAY LOGIC AND DEVICE CONSTITUTED BY THE SAME
電気的に再構成可能なゲ—トアレイロジックを用いる方法及び、これによって構成される装置 - 特許庁 - MANUFACTURING METHOD OF INTEGRATED CIRCUIT FOR SPECIFIC USE FOR STRUCTURING EQUIVALENT TO FIELD PROGRAMMABLE GATE ARRAY
フィールドプログラマブルゲートアレイと等価な構造化特定用途向け集積回路を製造する方法 - 特許庁 - METHOD USING ELECTRICALLY RECONSTITUTABLE GATE ARRAY LOGIC AND DEVICE CONSTITUTED BY THE SAME
電気的に再構成可能なゲ—トアレイロジックを用いる方法及び、これによって構成される装置 - 特許庁 - In this method for manufacturing the x-ray detector array element, the first mask first defines a gate line 310 on a substrate 300.
本製造方法は、まず、第１マスクは基板３００上にゲート線３１０を定義(define)する。 - 特許庁 - BIDIRECTIONAL SPLIT GATE NAND FLASH MEMORY STRUCTURE, ARRAY, PROGRAMMING METHOD OF THE SAME, ERASING METHOD, READOUT METHOD AND MANUFACTURING METHOD
双方向分割ゲートＮＡＮＤフラッシュメモリ構造及びアレイ、そのプログラミング方法、消去方法及び読み出し方法、並びに、製造方法 - 特許庁 - SELF-ALIGNED METHOD OF FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS WITH SOURCE SIDE ERASE, AND MEMORY ARRAY MADE THEREBY
ソース側消去を伴うフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合法及びこれによって形成されるメモリアレイ - 特許庁 - EMBEDDED BIT LINE TYPE NONVOLATILE FLOATING GATE MEMORY CELL HAVING INDEPENDENTLY CONTROLLABLE CONTROL GATE IN TRENCH, ARRAY OF CELL, AND METHOD FOR MANUFACTURING CELL
トレンチ内に独立制御可能な制御ゲートを有する埋込ビット線型不揮発性浮遊ゲートメモリセル、そのアレイ、及び製造方法 - 特許庁 - To provide a method for manufacturing a semiconductor memory array of an electrically programable and eraserble and accurately aligned floating gate memory cell on a semiconductor substrate by using a self aligned method.
半導体基板にフローティングゲートのメモリーセルの半導体メモリーアレーを自己整列方法により形成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
