「gate source」を含む例文一覧(5325)
1 2 3 4 5 6 7 8 9 10 11 .... 106 107 次へ＞- A transistor comprises a gate, a source, and a drain.
トランジスタは、ゲート、ソース、およびドレインを備える。 - 特許庁 - In a clamp transistor M12, a gate is connected to the source of the transistor MA and a source and a back gate are connected to the gate of the transistor M3.
クランプ・トランジスタＭ１２は、ゲートがトランジスタＭＡのソースに、ソースとバックゲートがトランジスタＭ３のゲートに結合される。 - 特許庁 - The source-side gate insulating layer 25 includes a second source-side gate insulating layer 25b made of aluminum oxide.
ソース側ゲート絶縁層２５は、酸化アルミニウムからなる第２ソース側ゲート絶縁層２５ｂを含む。 - 特許庁 - The circuit comprises a floating gate semiconductor device having a floating gate, a control gate, a drain and a source.
回路は、浮遊ゲート、制御ゲート、ドレイン及びソースを有する浮遊ゲート半導体素子を備える。 - 特許庁 - The back gate is connected to the source (or the drain).
バックゲートがソース（あるいはドレイン）に接続される。 - 特許庁 - The source signal and the gate signal are used concurrently.
ソース信号とゲート信号は兼用して使用する。 - 特許庁 - The fourth transistor includes a fourth gate connected to the third gate, a fourth source connected to the first source and the third source, and a fourth drain connected to the second gate.
第４トランジスタは、第３ゲートと接続された第４ゲートと、第１ソース及び第３ソースと接続された第４ソースと、第２ゲートと接続された第４ドレインと、を有する。 - 特許庁 - RESONANTE TUNNEL EFFECT OF NANOSTRUCTURE USING GATE VOLTAGE SOURCE
ゲート電圧源を用いたナノ構造の共鳴トンネル効果 - 特許庁 - RESONANT TUNNELLING EFFECT OF BIOPOLYMER USING GATE VOLTAGE SOURCE
ゲート電圧源を用いたバイオポリマの共鳴トンネル効果 - 特許庁 - POWER DEVICE HAVING SOURCE OF TRENCH BASE AND GATE ELECTRODE
トレンチベースのソースおよびゲート電極を有するパワーデバイス - 特許庁 - The FET 230 is composed of a gate 232, a source 234 and a drain 236.
FET230は、ゲート232、ソース234、及びドレイン236から構成される。 - 特許庁 - Gate electrodes 5 and source electrodes 7 are connected to the gate regions 4 and the source regions 6.
ゲート領域４およびソース領域６には、それぞれゲート電極５およびソース電極７が接続されている。 - 特許庁 - For acquiring and holding the voltage corresponding to the gate-source voltage or to the threshold voltage, switches provided between the gate and the source and between the gate and the drain of the transistor and a capacitor provided between the gate and source are used.
ゲート・ソース間電圧又はしきい値電圧に応じた電圧の取得、保持には、トランジスタのゲート・ソース間及びゲート・ドレイン間に設けたスイッチ、及びゲート・ソース間に設けた容量を用いる。 - 特許庁 - A source electrode 36 includes a portion 361 facing the gate overlapping on the gate electrode 34.
ソース電極３６は、ゲート電極３４と重なるゲート対向部分３６１を含む。 - 特許庁 - A gate electrode 34 faces the channel source 31c across a gate insulating layer 32.
ゲート電極３４は、ゲート絶縁層３２を挟んでチャネル領域３１ｃに対向する。 - 特許庁 - The third transistor includes a third gate, a third source connected to the first source, and a third drain connected to the first gate and the second source.
第３トランジスタは、第３ゲートと、第１ソースと接続された第３ソースと、第１ゲート及び第２ソースと接続された第３ドレインと、を有する。 - 特許庁 - Next, a source/drain (118) is formed around the gate (108).
ゲート（１０８）の周りにソース／ドレイン（１１８）が形成される。 - 特許庁 - In a clamp transistor M11, a gate is connected to the source of the transistor MA and the source and the back gate are connected to the drain of the transistor M3.
クランプ・トランジスタＭ１１は、ゲートがトランジスタＭＡのソースに、ソースとバックゲートがトランジスタＭ３のドレインに結合される。 - 特許庁 - A gate electrode 7 and source and drain electrodes 8, 9 are formed.
ゲート電極７、ソース・ドレイン電極８，９を形成する。 - 特許庁 - It is also preferred that the gate electrode is inclined toward the source side.
また、ゲート電極をソース側へ傾けるのが好ましい。 - 特許庁 - The transistor includes a gate (26), a source (28), and a drain (30).
トランジスタは、ゲート（２６）、ソース（２８）およびドレイン（３０）を含む。 - 特許庁 - A gate substrate 21 electrically connected to a gate line 12 through a gate driver 31 that drives the gate line 12 is formed by a flexible substrate, and is connected to a source substrate 23 of a source substrate part 24 through a connector.
ゲート線12を駆動するゲートドライバ31を介してゲート線12に電気的に接続したゲート基板21をフレキシブル基板で形成してソース基板部24のソース基板23にコネクタを介して接続する。 - 特許庁 - The forward voltage (gate voltage VG) across the gate-source of the JFET 2 is limited to a voltage value (Vo) lower than a built-in voltage between the gate and source, and therefore a gate current is also restrained.
ＪＦＥＴ２のゲート−ソース間の順方向電圧（ゲート電圧VG）は、ゲート−ソース間のビルトイン電圧よりも低い値（Vo）に抑制され、ゲート電流IGも抑制されることになる。 - 特許庁 - A gate extending region is provided outside the source extending region, and the gate electrode and a gate interconnect layer are connected.
ゲート引き出し領域は、ソース引き出し領域の外側に設けられ、ゲート電極とゲート配線層とが接続される。 - 特許庁 - Upper and lower insulating plugs function as gate spacers and make the gate-source capacitance and the gate-drain capacitance reduced.
上部および下部の絶縁プラグがゲート・スペーサとして機能し、ゲート−ソースおよびゲート−ドレイン静電容量を低減させる。 - 特許庁 - In a semiconductor element having a gate and a source/drain, the gate is provided with a side wall at the side of the gate electrode.
ゲート部とソース・ドレイン部とを有する半導体素子であって、ゲート部は、ゲート電極の側部にサイドウォールを備える。 - 特許庁 - Inter-source/drain of an FET (M63) is connected in parallel to the inter-gate/source of the FET (M61).
ＦＥＴ（Ｍ61）のゲート・ソース間にＦＥＴ（Ｍ63）のドレイン・ソース間を並列接続する。 - 特許庁 - As for the FET 13, the gate is connected to the source of the FET 12 via the resistor 16, and the source and the drain are connected to the source and the gate of the FET 12.
ＦＥＴ１３は、ゲートが抵抗１６を介してＦＥＴ１２のソースに、ソース及びドレインがＦＥＴ１２のソース及びゲートに接続される。 - 特許庁 - An FET (field effect transistor) has: a gate disposed between a source and a drain; a gate dielectric layer disposed under the gate; and spacers disposed on the sides of the gate.
ＦＥＴトランジスタは、ソースとドレーンの間に配置されたゲートと、ゲートの下側に配置されたゲート誘電体層と、ゲートの側部のスペーサと、を有する。 - 特許庁 - The second transistor includes a second gate, a second source connected to the first gate, and a second drain.
第２トランジスタは、第２ゲートと、第１ゲートと接続された第２ソースと、第２ドレインと、を有する。 - 特許庁 - Thus, capacitances between a gate and a source, and between a gate and a drain are reduced.
これにより、ゲート−ソース間およびゲート−ドレイン間のキャパシタンスの低減を図ることが可能となる。 - 特許庁 - A source terminal and a gate terminal of the transistor M6 are identical in connection as those of a source terminal and of a gate terminal of the transistor M3.
トランジスタＭ６のソース端子及びゲート端子は、トランジスタＭ３のソース端子及びゲート端子と同じ接続になっている。 - 特許庁 - The gate 46 is formed in the gate opening and raised source/drain(S/D) blocks 40 and 42 are formed in the source/drain openings.
ゲート開口部にゲート４６を形成し、ソース／ドレーン開口部内に隆起ソース／ドレーン（Ｓ／Ｄ）ブロック４０，４２を形成する。 - 特許庁 - A capacitor C is laid over between the gate assembly point g leading to each gate and the source assembly point s leading to each source.
各ゲートへ連なるゲート集合点ｇと各ソースへ連なるソース集合点ｓとの間にコンデンサＣを渡して設ける。 - 特許庁 - To prevent rough surfaces of a gate electrode and source and drain regions.
ゲート電極とソースドレイン領域の表面荒れを防止する。 - 特許庁 - The gate of an N-MOS TR M4 is connected to the gate of the TR M1 and the source is connected to the source of the TR M1.
Ｎ−ＭＯＳトランジスタＭ４のゲートはトランジスタＭ１のゲートに、それのソースはトランジスタＭ１のソースに接続されている。 - 特許庁 - To prevent a short circuit between a contact and a gate electrode connected to a source-drain region in a gate structure formed by a gate last process.
ゲートラストプロセスで形成されたゲート構造において、ソース・ドレイン領域に接続するコンタクトとゲート電極とのショートを防ぐ。 - 特許庁 - To improve a gate-source withstand voltage in a gate lead wiring region, in a trench gate type semiconductor device of a mesh structure.
メッシュ構造のトレンチゲート型半導体装置において、ゲート引き出し配線領域におけるゲート・ソース間耐圧を向上させる。 - 特許庁 - Then, tunnel currents between the gate/source and gate/source of the MOSFET which is turned to be prominent in the area whose gate oxide film thickness is 2 nm or less are reflected on relative potential change between the gate/drain and the gate/source so as to be relatively precisely expressed.
ゲート酸化膜厚が２ｎｍ以下の領域において顕著になるＭＯＳＦＥＴのゲート−ドレイン間及びゲート−ソース間のトンネル電流を、ゲート−ドレイン間とゲート−ソース間の相対的電位変化を反映させて比較的精度良く表現することができる。 - 特許庁 - A gate line including a gate, a channel layer present right above the gate, a gate pad present at the end of the gate line, a pixel electrode, and a source pad are demarcated by a series of etching processes.
フォトレジストパターンをマスクとして、一連のエッチング工程によりゲートを含むゲート線、ゲートの真上にあるチャネル層、ゲート線端部にあるゲートパッド、画素電極及びソースパッドを画定する。 - 特許庁 - The driving transistor has a first drain/source terminal, a second drain/source terminal and a gate terminal.
該駆動トランジスタは、第１のドレイン／ソース端子、第２のドレイン／ソース端子、及びゲート端子を有する。 - 特許庁 - One source/drain region is positioned closer to the midpoint of the gate conductor than is the other source/drain region.
ソース及びドレイン領域の一方は、他方よりもゲート導電体の中心に近づけられる。 - 特許庁 - A gate of the FET 4 is connected to a variable voltage source VR.
ＦＥＴ４のゲートは可変電圧源ＶＲに接続されている。 - 特許庁 - Over the gate electrode 52, a source electrode 30 is provided.
ゲート電極５２の上部に、ソース電極３０が設けられている。 - 特許庁 - The gate pattern has side walls adjacent to the source/drain areas.
ゲートパターンは前記ソース／ドレイン領域に隣接する側壁を有する。 - 特許庁 - GATE THRESHOLD TEMPERATURE COMPENSATION CIRCUIT FOR MOSFET FOR SWITCHING POWER SOURCE
スイッチング電源用ＭＯＳＦＥＴのゲートしきい値温度補償回路 - 特許庁 - MOS GATE DEVICE DRIVER FOR SYNCHRONOUS RECTIFICATIONS OF THREE PHASE SINUSOIDAL SOURCE
３相正弦波ソースの同期整流用ＭＯＳゲートデバイスドライバ - 特許庁 - Consequently, a leakage current between the gate and source regions can be prevented.
そして、ゲート−ソース領域間のリーク電流を防ぐことができる。 - 特許庁 - The gate of the NMOS transistor Q7 is connected to a power source 1.
ＮＭＯＳトランジスタＱ７のゲートは電源１に接続されている。 - 特許庁 - The extended source/drain 310a are made on a substrate in the vicinity of the gate.
延長ソース／ドレインはゲート近傍の基板内に形成される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
