「gating」を含む例文一覧(225)
1 2 3 4 5 次へ＞- AUTOMATIC GATING SYSTEM
自動ゲート装置 - 特許庁 - CLOCK GATING CIRCUIT
クロックゲーティング回路 - 特許庁 - CLOCK GATING SYSTEM
クロックゲーティング方式 - 特許庁 - GATING CURRENT MEASURING INSTRUMENT
ゲート化電流測定器 - 特許庁 - POWER GATING CIRCUIT AND METHOD
パワーゲーティングの回路および方法 - 特許庁 - The clock gating circuit outputs a clock gating signal Sgclk.
クロックゲーティング回路はクロックゲーティング信号Ｓｇｃｌｋを出力する。 - 特許庁 - CLOCK GATING ANALYSIS PROGRAM, RECORDING MEDIUM WITH SAME PROGRAM RECORDED THEREON, CLOCK GATING ANALYSIS DEVICE, AND CLOCK GATING ANALYSIS METHOD
クロックゲーティング解析プログラム、該プログラムを記録した記録媒体、クロックゲーティング解析装置、およびクロックゲーティング解析方法 - 特許庁 - CLOCK GATING CIRCUIT INSERTION METHOD, CLOCK GATING CIRCUIT INSERTION PROGRAM, AND DESIGN SUPPORT DEVICE
クロックゲーティング回路挿入方法、クロックゲーティング回路挿入プログラムおよび設計支援装置 - 特許庁 - INTEGRATED CIRCUIT, CLOCK GATING CIRCUIT, AND METHOD
集積回路、クロックゲート回路、および方法 - 特許庁 - The first gating control signal 930 and the second gating control signal 940 each phase shift the second gating control signal 940 relative to the first gating control signal 930.
第１のゲート制御信号９３０および第２のゲート制御信号９４０は各々、第２のゲート制御信号９４０を第１のゲート制御信号９３０に対して移相させる。 - 特許庁 - As for clock gating analysis, such a concept that a " clock gating state" is newly introduced.
本発明のクロックゲーティング解析では、あらたに「クロックゲーティング状態」という概念を導入している。 - 特許庁 - The gating circuit insertion part inserts a gating circuit between the input terminal and the arithmetic unit.
ゲーティング回路挿入部は、入力端子と演算器との間にゲーティング回路を挿入する。 - 特許庁 - POWER GATING CIRCUIT AND METHOD OF OPERATING IT
パワーゲーティング回路およびそれを動作させる方法 - 特許庁 - The clock gating state indicates the state change of clock gating CGi at the same time.
クロックゲーティング状態とは、同一時刻におけるクロックゲーティングＣＧｉ相互の状態変化をあらわしている。 - 特許庁 - POWER-GATING TECHNIQUE, CIRCUIT AND INTEGRATED CIRCUIT DEVICE
パワーゲーティング技術、回路および集積回路装置 - 特許庁 - DE-GATING METHOD AND MOLDS FOR MATRIX-LIKE BOARDS
マトリクス状基板のディゲート方法及びモールド金型 - 特許庁 - The gating has a pitch of 240 nm (λ=1.55 μm).
グレイティングは、２４０ｎｍ（λ＝１．５５μｍ）のピッチである。 - 特許庁 - The gating signal thus causes the power gating circuit to enable electrical current to reach the LSSD latch circuits.
従って、ゲート信号は、電力ゲート回路に、電流がＬＳＳＤラッチ回路に到達することを可能にさせる。 - 特許庁 - The word line gating circuit stores a word line gating value derived from branch history data related to an instruction.
ワードラインゲーティング回路は、命令に関連した分岐ヒストリデータから誘導されたワードラインゲーティング値を貯蔵する。 - 特許庁 - The power voltage VDD is supplied to each of the first power gating cell 5 and second power gating cell 6.
第１のパワーゲーティングセル５および第２のパワーゲーティングセル６とには、それぞれ電源電圧ＶＤＤが供給されている。 - 特許庁 - The clock gating state is the group of local clock LCi.
クロックゲーティング状態は、ローカルクロックＬＣｉの集合である。 - 特許庁 - When the ASIC is in a manufacturing test mode, a gating signal at an input terminal of a power gating circuit is set to exceed a threshold voltage of transistors within the power gating circuit.
ＡＳＩＣが製造検査モードにあるとき、電力ゲート回路の入力端子におけるゲート信号は電力ゲート回路内のトランジスタの閾値電圧を超えるように設定される。 - 特許庁 - The clock gating circuit addition part 56 arranges the second clock gating circuit, based on the second control signal and the number of circuit elements positioned in a stage subsequent to the second clock gating circuit.
クロックゲーティング回路追加処理部５６は、第２の制御信号と、第２のクロックゲーティング回路よりも後段に位置する回路素子数と、に基づいて、第２のクロックゲーティング回路を配置する。 - 特許庁 - To provide a system for gating a ticket, which reduces an operation cost and increase the productivity for gating the ticket by adopting an apparatus for automatic gating.
コストを低減できるとともに、改札効率を向上することが可能な自動改札装置及びこの自動改札装置を採用した改札システムを提供することを目的とする。 - 特許庁 - The plurality of clock gating circuits are chain-connected in series, and gating setting data are serially input via the chain connection.
複数のクロックゲーティング回路は直列にチェーン接続され、チェーン接続を介してゲーティング設定データがシリアル入力される。 - 特許庁 - The gating system 18 comprises a valve pin 44 and an actuator 46.
ゲーティングシステム１８はバルブピン４４及びアクチュエータ４６を含む。 - 特許庁 - To provide a power gating structure of high energy efficiency by an MTCMOS circuit.
MTCMOS回路でエネルギ効率の良いパワーゲーティング構造をもたらすこと。 - 特許庁 - Furthermore, a clock gating validity control circuit 30 generates a gating permission signal 41 for controlling the validity/invalidity of the gating control signal 40, and the gating control signal 40 validated by the gating permission signal 41 controls the ON/OFF of the clock 50 from the clock generation circuit 60, and controls clock supply to the subordinate circuit 70.
さらにクロックゲーティング有効制御回路３０は、ゲーティング制御信号４０の有効・無効を制御するゲーティング許可信号４１を発生し、ゲーティング許可信号４１により有効とされたゲーティング制御信号４０は、クロック発生回路６０からのクロック５０のＯＮ／ＯＦＦを制御し、従属回路７０へのクロック供給を制御する。 - 特許庁 - To insert a clock gating circuit into a portion unable to insert the clock gating circuit in the past, and to reduce an electric power consumption.
従来クロックゲーティング回路を挿入できなかった箇所にクロックゲーティング回路を挿入し、より一層の低消費電力化を図ること。 - 特許庁 - To solve the problem that a transmitting rate cannot be immediately returned to the rate before Gating state when a mobile station in Gating state resumes HSUAP communication.
Ｇａｔｉｎｇ中の移動局がＨＳＵＡＰ通信を再開した際に、Ｇａｔｉｎｇ前の送信レートまですぐに戻すことができない。 - 特許庁 - The device is provided with a memory cell array, a Y-gating circuit and a page buffer 122.
メモリセルアレイ、Ｙ−ゲーティング回路、およびページバッファ１２２を備える。 - 特許庁 - The gating cell GC has a latch circuit for latching an enable signal to activate an object of the clock gating in synchronization with a clock signal.
そのゲーティングセルＧＣは、クロックゲーティングの対象を活性化させるイネーブル信号をクロック信号に同期してラッチするラッチ回路を備える。 - 特許庁 - A clock gating circuit 3 controls an output of a pulse of a clock signal CLK according to a clock gating signal CGS, and disables the clock gating signal CGS while the scan enable signal rises.
クロックゲーティング回路３は、クロックゲーティング信号ＣＧＳに従いクロック信号ＣＬＫのパルスの出力を制御する一方、スキャンイネーブル信号が立ち上がっている間クロックゲーティング信号ＣＧＳを無効化する。 - 特許庁 - Each of the plurality of clock gating circuits controls connection between the clock input and the scan flip-flops corresponding to the input gating setting data.
複数のクロックゲーティング回路のそれぞれは、入力されたゲーティング設定データに応じて、クロック入力とスキャンフリップフロップとの接続を制御する。 - 特許庁 - METHOD AND SYSTEM FOR MOTION GATING USING CT PROJECTION DATA
ＣＴ投影データを用いて運動ゲ−ティングするための方法及び装置 - 特許庁 - To provide a power-gating system and method for integrated circuit devices.
集積回路装置のためのパワーゲーティングシステムおよび方法を提供する。 - 特許庁 - To provide a simplified power gating circuit for use in an integrated circuit, which deals with the problem of reliability caused by an excessive voltage applied to a power gating switching transistor incurred by a power gating circuit of prior art.
先行技術のパワーゲーティング回路で引起こされる、パワーゲーティングのスイッチングトランジスタに印加される過剰電圧による信頼性の問題に対処するような、集積回路で使用するための簡潔なパワーゲーティング回路を提供する。 - 特許庁 - METHOD OF COORDINATING UPLINK CONTROL CHANNEL GATING WITH CHANNEL QUALITY INDICATOR REPORTING
アップリンク制御チャネルをチャネル品質表示報告でゲーティングする協調方法 - 特許庁 - The operation synthesis system includes an operation synthesis part and a gating circuit insertion part.
動作合成システムは、動作合成部とゲーティング回路挿入部とを備える。 - 特許庁 - METHOD AND DEVICE FOR GATING WEB PAGE AND MEDIUM WITH GATE PROGRAM RECORDED THEREON
ウェブページの門番方法及び装置並びに門番プログラムを記録した媒体 - 特許庁 - BEAM HOPPING SELF-ADDRESSED DESIGNATION PACKET SWITCHING COMMUNICATION SYSTEM USING POWER GATING
電力ゲーティングを用いるビームホッピング自己アドレス指定パケット交換通信システム - 特許庁 - SWITCHING ARRAY HAVING CIRCUITRY TO ADJUST TEMPORAL DISTRIBUTION OF APPLIED GATING SIGNAL
印加されるゲート信号の時間分布を調整するための回路を有するスイッチアレイ - 特許庁 - The second integration period is longer than an OFF time of a gating frequency of the photocathode.
第２の積分期間は、光電陰極のゲート周波数のオフ時間よりも長い。 - 特許庁 - Then, the supply or stop of the clock signal to the Local Clock Domain 419, 420 and 421 is controlled by a Clock Gating Box 308 according to the generated gate signal.
そして、生成されるゲート信号により、Local Clock Domain４１９、４２０、４２１に対するクロック信号の供給または停止をClock Gating Box３０８で制御する構成を特徴とする。 - 特許庁 - The cumulative addition circuit includes an addition circuit, a counter, and a clock gating control circuit.
累積加算回路は、加算回路と、カウンタと、クロックゲーティング制御回路とを備える。 - 特許庁 - A clock gating circuit 3b disables the clock gating signal CGS and reverses the clock signal CLK while the scan enable signal SCANEn rises.
クロックゲーティング回路３ｂは、スキャンイネーブル信号ＳＣＡＮＥｎが立ち上がっている間クロックゲーティング信号ＣＧＳを無効化すると共にクロック信号ＣＬＫを反転させる。 - 特許庁 - The digital noise filter circuit includes a gating clock generation circuit which compares the logical level of an input signal and an output signal, and supplies a gating clock if the logical levels do not match each other otherwise stops supply of the gating clock, and a noise filter circuit which is supplied with the gating clock as an operation clock and produces an output signal by removing noise from an input signal.
入力信号と出力信号との論理レベルを比較し、両者が不一致の場合にゲーティングクロックを供給し、一致の場合にゲーティングクロックの供給を停止するゲーティングクロック生成回路と、ゲーティングクロックが動作クロックとして供給され、入力信号のノイズを除去して出力信号として出力するノイズフィルタ回路と、を備える。 - 特許庁 - In the step (B), the gating cell GC is disposed separated from a timing exception path.
上記（Ｂ）ステップにおいて、ゲーティングセルＧＣは、タイミング例外パスから隔離されて設けられる。 - 特許庁 - To provide a method and device for gating the transmission of dedicated control channels (DPCCH).
専用制御チャネル(ＤＰＣＣＨ)信号を断続する装置及び方法を提供する。 - 特許庁 - To improve the design efficiency of a semiconductor integrated circuit using a clock gating method.
クロックゲーティング手法を用いた半導体集積回路の設計効率を向上させること。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
