「host cpu」を含む例文一覧(488)

1 2 3 4 5 6 7 8 9 10 次へ＞
  • string cpu- The host CPU type
    string cpu- ホストの CPU 名 - PEAR
  • This host computer 1 comprises an inter-host connecting device 2, a CPU 4 and a CPU 5 which are mutually connected by a common bus 3.
    ホストコンピュータ1は、ホスト間接続装置2、CPU4およびCPU5が共通バス3で相互に接続され構成されている。 - 特許庁
  • To shorten delay time of one-to-one information communication by providing a second line to be used for transmission of instruction information from a host CPU to each terminal CPU and state change notification information from each terminal CPU to the host CPU.
    ホストＣＰＵと複数の端末ＣＰＵをカスケード接続し、ホストＣＰＵと各端末ＣＰＵとの間での１対１通信では、高速通信が難しい。 - 特許庁
  • A right of the one-to-one communication (information about communication destination) between the host CPU and the specified terminal CPU is managed by the host CPU.
    各端末ＣＰＵは、回線ｂにより、ホストＣＰＵからの下り情報を取り込むと共に、次の端末ＣＰＵに向けてそのまま送出する。 - 特許庁
  • This controller 1 is provided with a host interface part 6 and a CPU 8.
    コントローラ１は、ホストインタフェース部６とＣＰＵ８を備える。 - 特許庁
  • To efficiently execute a plurality commands without interposing a host CPU in sending the commands from the host CPU to a processor.
    ホストＣＰＵからのコマンドをプロセッサに送る際、ホストＣＰＵを介在させずに複数のコマンドを効率的に行えるようにする。 - 特許庁
  • Further, the SAM 1051 functions as a slave of a host CPU 810 and also has a common memory shared with the host CPU 810.
    ＳＡＭ１０５_1 は、ホストＣＰＵ８１０のスレーブとして機能すると共に、ホストＣＰＵ８１０との共有メモリを有している。 - 特許庁
  • A host CPU 12 transfers print data to a printer 14.
    ホストＰＣ１２は、印刷装置１４に印刷データを転送する。 - 特許庁
  • Respective slave CPU cards 3 to 5 are connected to the host CPU card 2 through a common signal line 8.
    ホストＣＰＵカード２と各スレーブＣＰＵカードとは、共通の信号線で接続されている。 - 特許庁
  • To greatly lighten the load on a host CPU when data are transferred from the host CPU to a sound processor which reproduces musical sound in real time.
    ホストＣＰＵから、楽音をリアルタイムに再生するサウンドプロセッサへのデータ転送の際、ホストＣＰＵの負担を大幅に軽減する。 - 特許庁
  • The CPU 21 counts the number of brake execution times and transmits it to the host.
    ＣＰＵ２１はブレーキの回数を計算し上位に伝達する。 - 特許庁
  • Electromagnetic shielding as to the host CPU 34A is not required thereby.
    そのため、ホストＣＰＵ３４Ａについての電磁遮蔽が不要となる。 - 特許庁
  • To provide a booting system for a processor capable of giving and receiving data surely between a host CPU and the processor by performing the processing program selection or the booting start control of the processor with the timing of the host CPU.
    ホストCPUのタイミングで処理装置の処理プログラム選択やブート開始制御を行うことで、ホストCPUと処理装置間の確実なデータ授受ができる処理装置のブート方式を提供する。 - 特許庁
  • The CPU transmits the header for connection confirmation to the server that is the host.
    ＣＰＵは、この接続確認用ヘッダを、ホストであるサーバに送信する。 - 特許庁
  • Consequently the download of data from the host CPU card 2 can be collectively executed.
    これにより、ホストＣＰＵカード２からのダウンロードが一括して行える。 - 特許庁
  • To simulate operation of a target CPU on a host CPU without any problems.
    ターゲットＣＰＵの動作をホストＣＰＵ上で支障なく、シミュレーションできるようにすることを目的とする。 - 特許庁
  • A host CPU (not shown) reads EMM data from a buffer storing prescribed EMM data when processing the prescribed EMM data.
    図示せぬホストCPUは、所定のEMMデータを処理するとき、それが記憶されているバッファからEMMデータを読み出す。 - 特許庁
  • The graphics controller includes a host interface for communicating with an external host CPU and a plurality of registers in communication with the host interface.
    このグラフィックス・コントローラは、外部ホストＣＰＵとやり取りするホスト・インターフェースと、このホスト・インターフェースとやり取りしている複数のレジスタとを含む。 - 特許庁
  • On a host side, the CPU of a host computer executes an application to create variable print data in S14101.
    ホスト側では、Ｓ１４１０１で、ホストコンピュータのＣＰＵは、アプリケーションを実行して、バリアブル印刷データを作成する。 - 特許庁
  • To perform effective data transfer while reducing processing load on a host CPU.
    ホストＣＰＵの処理負担を軽減させて、効率的にデータ転送を行う。 - 特許庁
  • When an RDMA (Remote Direct Memory Access) Write command is issued from a CPU 110 of its own host, a host channel adaptor 160 reads data 121 from a memory 120 of its own host, and transfers it to the other host.
    ホストチャネルアダプタ１６０は、自ホストのＣＰＵ１１０によりＲＤＭＡ Ｗｒｉｔｅコマンドが発行されると、自ホストのメモリ１２０からデータ１２１を読み出し、他ホストに転送する。 - 特許庁
  • Communication is periodically performed between a 1st CPU communicating with a host and a 2nd CPU executing mechanical control.
    ホストと通信を行う第１のＣＰＵとメカ制御を行う第２のＣＰＵとの間で、定期的に通信が行われる。 - 特許庁
  • To "up" a futex, execute the proper assembler instructions that will cause the host CPU to atomically increment the integer.
    futex を "up" するには、ホスト CPU に対し int 型変数を不可分操作でインクリメントするような、適切なアセンブリ命令を実行する。 - JM
  • A host CPU 8 of the CPU card (A) reads in necessary data from a memory 10 and sends the data to a PCI interface 3 through a host-local bus bridge 9 and a local bus 1.
    ＣＰＵカード（Ａ）のホストＣＰＵ８は、メモリ１０から必要なデータを読み込み、ホスト−ローカルバスブリッジ９、ローカルバス１を介して、ＰＣＩインタフェース３にデータを渡す。 - 特許庁
  • To reduce the load on a CPU constituting a host computer and to make confirmable the processing state of an instruction that needs synchronization without lowering the throughput of the host computer.
    ホストコンピュータを構成するCPUの負荷を減少させ、ホストコンピュータの処理能力を低下させずに同期が必要な命令の処理状態が確認できるマルチホストシステムの提供。 - 特許庁
  • The CPU 21 of the host device 20 calculates a bill based on the billing counter information.
    ホスト装置２０のＣＰＵ２１は、課金カウンタ情報から課金額を算出する。 - 特許庁
  • In the processor part 2, CPU 12-1 to 12-n, a main memory 22 and a host bridge 32 are connected by a host bus 502.
    プロセッサ部２はＣＰＵ１２−１〜１２−ｎとメインメモリ２２とホストブリッジ３２とがホストバス５０２によって接続されている。 - 特許庁
  • In the processor part 1, CPU 11-1 to 11-n, a main memory 21 and a host bridge 31 are connected by a host bus 501.
    プロセッサ部１はＣＰＵ１１−１〜１１−ｎとメインメモリ２１とホストブリッジ３１とがホストバス５０１によって接続されている。 - 特許庁
  • To enhance a transfer speed when data is transferred between a host CPU and a card CPU using an external bus for connecting the host CPU to card CPUs provided in a plurality of cards.
    ホストＣＰＵと複数のカードに備えられるカードＣＰＵとの間を接続する外部バスを用いてホストＣＰＵとカードＣＰＵとの間でデータの転送を行うときに、転送速度を高速化することを目的とする。 - 特許庁
  • A line (b) is used for transmission of the instruction information from the host CPU to each terminal CPU and the state change notification information from each terminal to the host CPU.
    回線ｂを使った接続制御により、ホストＣＰＵが１つの端末ＣＰＵを指定し、この指定に応じて、端末ＣＰＵ側がホストＣＰＵに対する送信側のポートを回線ａに接続して、１対１の通信を行う。 - 特許庁
  • The CPU of the main electronic device is connected to a host controller by a first system bus.
    主電子装置のＣＰＵは、第１のシステムバスによってホストコントローラに接続される。 - 特許庁
  • It is also included that the function of the host CPU is provided as a control part inside the FPGA 1.
    ホストＣＰＵの機能をＦＰＧＡ１の内部にコントロール部として設けることも含む。 - 特許庁
  • Stream data are transmitted and received between a host CPU 20 and a media processing processor 30.
    ホストＣＰＵ２０とメディア処理プロセッサ３０との間で、ストリームデータの送受信を行う。 - 特許庁
  • When abnormality occurs in a PCI device 1, a CPU 4 outputs a mask instruction to a host bridge 3.
    PCIデバイス1に異常が発生すると、CPU4は、ホストブリッジ3に対して、マスク指示を出力する。 - 特許庁
  • To provide an image compressing circuit, etc., capable of reducing the load of a host CPU.
    ホストＣＰＵの負荷を軽減することができる画像圧縮回路等を提供する。 - 特許庁
  • To provide a semiconductor device allowing a host CPU to write a desired program in an RAM and to carry out the program by a CPU.
    ホストＣＰＵが所望のプログラムをＲＡＭに書き込み、ＣＰＵに実行させることができる半導体装置を提供する。 - 特許庁
  • To provide a broadcast communication download circuit for collectively transmitting download data from a host CPU card to respective slave CPU cards.
    ダウンロードデータをホストＣＰＵカードから一括して各スレーブＣＰＵカードに伝送する同報通信ダウンロード回路を提供する。 - 特許庁
  • A CPU 14 of a host 20 accesses a HDD 40 through a host interface bus 18, and makes a disk 35 record or reproduce AV data continuously.
    ホスト２０のCPU１４は、ホストインタフェースバス１８を介してHDD４０にアクセスし、AVデータをディスク３５に連続的に記録または再生させる。 - 特許庁
  • The CPU 24 of a host 1 makes an access to an HDD 3 through a host interface bus 2 to continuously record and reproduce AV data onto or from a disk 45.
    ホスト１のCPU２４は、ホストインタフェースバス２を介してHDD３にアクセスし、AVデータをディスク４５に連続的に記録または再生させる。 - 特許庁
  • A master device 1 is provided with a discriminating means for discriminating the CPU load state of a host device 2 by inquiring the CPU load state of the host device 2 to the host device 2 when transmitting a presentation image to the host device 2 and an adaptive transmission control means for performing adaptive data transmission corresponding to the CPU load state of the host device 2 discriminated by the discriminating means.
    マスタ装置は、プレゼンテーション画像をホスト装置に送信する際において、ホスト装置のＣＰＵ負荷状態をホスト装置に問い合わせることにより、ホスト装置のＣＰＵ負荷状態を判別する判別手段、および判別手段によって判別されたホスト装置のＣＰＵ負荷状態に応じて適応的なデータ送信を行う適応的送信制御手段を備えている。 - 特許庁
  • The first and second FETs 41, 42 are turned on/off by a control signal from a host CPU.
    第１，第２のＦＥＴ４１，４２のオン／オフは、ホストＣＰＵからの制御信号により行われる。 - 特許庁
  • The printing data given from a host computer is developed to image data by the CPU of a main board (S2).
    ホストコンピュータから与えられた印刷データをメイン基板のＣＰＵでイメージデータに展開する（Ｓ２）。 - 特許庁
  • When the commands are issued from the host computer 10, the CPU 3 always refers to the code values thereof.
    ＣＰＵ３は、ホストコンピュータ１０からコマンドが発行されると、必ずそのコード値を参照する。 - 特許庁
  • Apex data from a host CPU or a geometry processing part is inputted in input parts 13 to 21.
    入力部１３〜２１は、ホストＣＰＵまたはジオメトリ処理部からの頂点データを入力する。 - 特許庁
  • An external host CPU (central processing unit) reads the data out of the stored data quantity register 2216.
    外部のホストＣＰＵ（中央処理装置）が、格納データ数レジスタ２２１６からデータを読み出す。 - 特許庁
  • The CPU (22) measures the temperature from a thermistor (41) (D1) and transmits it to the host computer (D2).
    ＣＰＵ（２２）は、サーミスタ（４１）からの温度を計測して（Ｄ１）、ホストコンピュータに送信する（Ｄ２）。 - 特許庁
  • Consequently, since the job imposing a burden on a CPU of the host device is processed while the user is absent, reduction in performance of the host device when the user uses the host device can be prevented.
    したがって、ホスト装置のＣＰＵに負担をかけるジョブがユーザの離席中に処理されるため、ユーザがホスト装置を使用する時にホスト装置のパフォーマンスが低下することを防止できる。 - 特許庁
  • The multimedia processing system 20 includes a host CPU 30, a host memory 40 storing a group of multimedia processing programs, and a display controller 50.
    マルチメディア処理システム２０は、ホストＣＰＵ３０とマルチメディア処理用のプログラム群が記憶されるホストメモリ４０と表示コントローラ５０を含む。 - 特許庁
  • Furthermore, when a host interface receives a firmware rewrite command from a host, the CPU rewrites not the effective main program but the other one.
    更に、ホストインタフェースがホストからファームウェア書き換え命令を受信した時、ＣＰＵは有効主プログラムではない方の主プログラムを書き換える。 - 特許庁
  • To provide a PC card system which prevents a CPU of a host device having a PCI bus or a CPU of a PC card from directly interfering with a system bus of the other party between the host device and the PC card.
    本発明は、ＰＣＩバスを有するホスト装置とＰＣカードとの間で一方のＣＰＵが相手側のシステムバスに直接干渉することのないＰＣカード装置を提供することを目的とする。 - 特許庁
1 2 3 4 5 6 7 8 9 10 次へ＞

例文データの著作権について