「i interface」を含む例文一覧(408)
＜前へ 1 2 3 4 5 6 7 8 9 次へ＞- A data processor comprises the user interface I/F having a menu system, a navigation module, and a Riber process; a display; a directional controller; and a graphic user I/F.
データ処理装置は、メニューシステム、ナビゲーションモジュール及びリベールプロセスを有するユーザＩ／Ｆ、並びに、ディスプレイと、方向制御器と、グラフィックユーザＩ／Ｆとを備える。 - 特許庁 - The encrypted data from the encryption unit 75 are sequentially changed to packets at a packet creation unit 76, and transmitted to the terminal apparatus via the network interface I/F 77.
暗号化部７５により暗号化されたデータは順次パケット作成部７６によりパケット化され、ネットワークI/F７７から端末装置に送信される。 - 特許庁 - A program used for debugging or performance measurement is transmitted to a RAM (random access memory) 30 of a mobile terminal device 1 through communication I/F (interface) 2 from an external terminal unit 3 for storage.
デバッグあるいは性能測定を行うプログラムは外部端末装置３から通信I/F2を介して携帯端末装置1のRAM30に転送され、格納される。 - 特許庁 - To reduce the load of a CPU I/F (interface) in a flash I/F circuit and to prevent garbled data, data deterioration in a short period of time and data destruction in a memory cell.
ＦＬＡＳＨ Ｉ／Ｆ回路において、ＣＰＵ Ｉ／Ｆの負荷を軽減すること、及びメモリセルのデータ化け、短時間での劣化、破壊を防止する。 - 特許庁 - In addition, each icon is clearly visible even on a small screen, as the icons I-1 through I-n can be placed separated from one another on the circumferential face of the cylindrical body interface UI.
また、小さな画面であっても、円筒体インターフェースＵＩ周面に各アイコンＩ-1〜Ｉ-nを離間して配置することができ、各アイコンの視認性が良い。 - 特許庁 - A telephony adaptor 22 specifies a transmitter number which made a call to a telephone set 21 through a telephone line and outputs it to a CPU (central processing unit) 11 through an I/F (interface) 16 and a bus line 17.
テレフォニーアダプタ２２は電話回線を介して電話機２１にかかってくる発信者番号を特定しＩ／Ｆ（InterFace）１６、バスライン１７を介してＣＰＵ(Central Processing Unit)１１に出力する。 - 特許庁 - An input/output device 1 uses a general-purpose interface 21 as the I/O interface and is provided between a computer and an external device and controls data transmission/reception between the computer and the external device.
入出力装置１は、汎用インターフェイス２１をＩ／Ｏインターフェイスとして使用され、コンピュータと外部機器と間に設けられ、コンピュータと外部機器とのデータの授受の制御を行う。 - 特許庁 - This wireless communication terminal is configured by connecting the NFC part 115 to an AHB bus (CPU bus) 207 of the wireless LAN part 112 via an AHB interface (AHB I/F) 230 as an asynchronous interface.
無線ＬＡＮ部１１２のＡＨＢバス（ＣＰＵバス）２０７に、非同期インタフェースとしてのＡＨＢインタフェース（ＡＨＢＩ／Ｆ）２３０を介して、ＮＦＣ部１１５を接続した構成とする。 - 特許庁 - (Be sure to use appropriate extensions to distinguish C++ source files: .cc and .cpp seem to be recognized by both Unix and Windows compilers.)However, you can also include SWIG interface (.i) files in the list; the build_ext command knows how to deal with SWIGextensions: it will run SWIG on the interface file and compile the resulting C/C++ file into your extension.
(C++ソースコードファイルを区別できるよう、正しいファイル拡張子を使ってください: .cc や.cpp にすれば、 Unix と Windows 用の双方のコンパイラで認識されるようです。 - Python - The data transfer circuits 4-i have center side interface circuits 8-i corresponding to the external general buses 5-i and the internal local bus 3 and buffer memories 9-i for writing of reading data from the host CPU 2 and terminal groups 6-i.
データ転送回路４−ｉは、外部汎用バス５−ｉ及び内部ローカルバス３に対するセンタ側インターフェース回路８−ｉと、ホストＣＰＵ２及び端末グループ６−ｉからのデータを書込み、または読み出すバッファメモリ９−ｉとを有する。 - 特許庁 - On the occurrence of a fault of an interface panel (i), a device control circuit 11 recognizes fault information, a band control circuit 12 selects the interface panel (N+1) and throws an optical switch 17 to a transmission line equivalent to the interface panel G).
インタフェース盤（ｉ）が故障した場合に故障情報を装置制御回路１１が認識し、帯域制御回路１２でインタフェース盤（Ｎ＋１）に切り替えると共に、光スイッチ１７をインタフェース盤（ｉ）に相当する伝送路に切り替える。 - 特許庁 - The ASIC A1 controls: respective regulators C1 to C5: start, standby and restoration; high impedance to an output part of an I/O interface in a connected I/O device; and through current prevention in a part including the input of the I/O interface.
ASIC A1は、レギュレータC1、C2、C4、C5を制御し、起動、待機、復帰の制御を行うと共に、接続されている入出力装置の入出力インタフェースの出力部に対するハイインピーダンス制御を行い、入出力インタフェースの入力を含む部分における貫通電流防止制御を行う。 - 特許庁 - The microcomputer 10 is provided with a CPU 11, a ROM 12, a RAM 13, an I/O interface 14 to connect the microcomputer with I/O devices such as an LCD 16 and an input part 17 and a bus 15 to connect the CPU 11, the ROM 12, the RAM 13 and the I/O interface 14.
本発明のマイクロコンピュータ１０は、ＣＰＵ１１と、ＲＯＭ１２と、ＲＡＭ１３と、ＬＣＤ１６や入力部１７などのＩ／Ｏ装置と接続するためのＩ／Ｏインタフェース１４と、ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３及びＩ／Ｏインタフェース１４を接続するバス１５と、を備えている。 - 特許庁 - A transaction routing controller receives a transaction from an FSB interface on a processor side and an I/O interface on an I/O device side, determines a target device for the transaction by referring to a routing table, when the transaction is a memory access transaction, and transmits the transaction to the interface for the target device.
トランザクションルーティングコントローラは、プロセッサ側のＦＳＢインターフェース及びＩ／Ｏデバイス側のＩ／Ｏインターフェースからのトランザクションを受け付け、当該トランザクションがメモリアクセスのトランザクションであればルーティングテーブルを参照して当該トランザクションのターゲットデバイスを決定し、そのターゲットデバイスに向けたインターフェースへトランザクションを送出する。 - 特許庁 - When the updating instruction of firmware is received from a main body unit via a second interface (serial communication I/F 206), a first interface (image output I/F 203) that transmits image data, is switched to a receiving side, thereby receiving updated data of the firmware via the first interface.
本体ユニットから第２のインターフェース（シリアル通信Ｉ／Ｆ２０６）を介してファームウェアの更新指示が受信された場合に、画像データの送信を行う第１のインターフェース（画像出力Ｉ／Ｆ２０３）を受信側に切り替えることにより、当該第１のインターフェースを介してファームウェアの更新データを受信する。 - 特許庁 - The printer 11 is provided with an I/O interface for inputting image data from a television, and the like, through a cable.
プリンタ１１は、テレビジョン等からケーブルを介して画像データを入力するための入出力インターフェースを備える。 - 特許庁 - To provide a pattern generator for a semiconductor tester which enables tests of multi-threshold interface (I/F) memories.
本発明は、多しきい値インタフェース（Ｉ／Ｆ）メモリを試験可能とする半導体試験装置のパターン発生器を提供する - 特許庁 - To facilitate switching of an I/O structure in a semiconductor memory device configured with a plurality of core chips and an interface chip.
複数のコアチップとインターフェースチップからなる半導体記憶装置において、Ｉ／Ｏ構成の切り替えを容易とする。 - 特許庁 - Also, the integrated circuit device includes I/O buffers 62-1 and 62-2 for inputting and outputting parallel interface signals through the terminals G1 and G2.
また、端子Ｇ１、Ｇ２を介してパラレルインターフェース信号を入出力するＩ／Ｏバッファ６２−１、６２−２を含む。 - 特許庁 - An I/O bus 20 is a bus structure using both a channel type and a bus type and is composed of an I/O common bus commonly connected to I/O devices 21-23 and a channel interface signal line independently provided for each I/O device.
Ｉ／Ｏバス２０はチャネル型／バス型を併用したバス構造であり、Ｉ／Ｏデバイス２１〜２３に共通接続されたＩ／Ｏ共通バスと、各Ｉ／Ｏデバイス毎に独立に設けられたチャネルインターフェース信号線とからなる。 - 特許庁 - Interface circuit parts for transmitting/receiving data in accordance with a PCI-Express interface are respectively provided in memory bridges 16 and 26 which are cross linked and I/O bridges 18 and 28.
クロスリンク接続されたメモリブリッジ１６，２６と、Ｉ／Ｏブリッジ１８，２８とには、ＰＣＩ−Ｅｘｐｒｅｓｓインタフェースに従ってデータの送受信を行うためのインタフェース回路部が、それぞれ、備えられる。 - 特許庁 - When receiving the output request, the co-processor 22 for I/O access executes output processing through the I/O access interface 26 to the corresponding input/output module.
出力要求を受けると、ＩＯアクセス用コプロセッサ２２はＩＯアクセスインタフェース２６を介して対応する入出力モジュールに対して出力処理を実施する。 - 特許庁 - A target melt-solid interface shape corresponding to a substantially flat V/I curve is identified for each of a plurality of axial direction positions along the longitudinal direction of the crystal.
結晶の長手方向に沿った複数の軸方向位置のそれぞれについて、実質的にフラットなV/I曲線に対応する目標メルト−固体界面形状を特定する。 - 特許庁 - Consequently, the state report signal of only the terminal repeater device NoA(2) is transmitted to the CPU or the I/O interface of the radio repeater amplifier device 1.
これによって、端末中継装置NoA(2)のみの状態報告信号が回線接続回路21を通って無線中継増幅装置1のCPU又はI/Oインタフェースに送信される。 - 特許庁 - The terminal of an inner circuit to which an I/F block should be added is selected, and the specification (parameter) of an interface block to be added is inputted by an I/F block specification inputting part 7.
Ｉ／Ｆブロック仕様入力部７により、Ｉ／Ｆブロックを付加すべき内部回路の端子を選択し、また、付加すべきインタフェースブロックの仕様（パラメータ）を入力する。 - 特許庁 - To provide an apparatus and a method that allocate I/O bandwidth of an electrical component, such as an IC, by configuring an I/O interface into various types of interfaces.
装置及び方法は、Ｉ／Ｏインタフェースを様々な種類のインタフェースに構成することによって、ＩＣなどの電気的構成部品のＩ／Ｏ帯域幅を割り当てる。 - 特許庁 - The I/O interface is periodically reconfigured to optimally allocate I/O bandwidth responsive to system parameters, such as changing data workloads in the electronic components.
Ｉ／Ｏインタフェースは、電子的構成部品内のデータワークロードの変化などのシステムパラメータに応答して、Ｉ／Ｏ帯域幅を最適に割り当てるように周期的に再構成される。 - 特許庁 - At least one of the APUs executes an I/O function by reading from or writing to an external device connected to the I/O interface device 2915.
ＡＰＵの少なくとも一つは、Ｉ／Ｏインターフェースデバイス２９１５に接続された外部デバイスに対して読み出しあるいは書き込みを行うことでＩ／Ｏ機能を実行する。 - 特許庁 - To enable the CPU to be duplexed (provide a backup CPU) without duplexing (providing backup I/F) all I/Fs (interface) of the CPU.
ＣＰＵ上の全てのＩ／Ｆ部を２重化する（バックアップ用Ｉ／Ｆ部を設ける）ことなしに、ＣＰＵを２重化する（バックアップ用ＣＰＵを設ける）ことができるようにする。 - 特許庁 - An I/O interface section 1 comprises inverters INV1, INV3 and INV4, a potential control circuit 2, and an I/O tolerant circuit 10.
入出力インターフェース部１は、インバータＩＮＶ１、インバータＩＮＶ３、インバータＩＮＶ４、電位制御回路２、及び入出力トレラント回路１０から構成されている。 - 特許庁 - When a processing program that uses ISAM (assembler-language macros, PL/I or COBOL) issues an OPEN to open a key-sequenced data set, the ISAM interface is given control to:
ISAMを使用する処理プログラム(アセンブラ-言語マクロ,PL/IまたはCOBOL)が,キー順データセットを開くためにOPENを出した時,ISAMインタフェースは次のことをするために制御権を与えられる - コンピューター用語辞典 - By the use of interface controllers 218 and 226, the I/O device part 206 and the process device part 220 are connected via a single channel.
インタフェースコントローラ２１８，２２６を用いてＩ／Ｏ装置部２０６とプロセス装置部２２０間を単一チャネルを介して接続する。 - 特許庁 - The image forming apparatus 10 is equipped with a main body side ID chip I/F part 15 being an interface with the ID chip 4.
また、画像形成装置１０は、ＩＤチップ４とのインターフェースである本体側ＩＤチップＩ／Ｆ部１５を備えている。 - 特許庁 - The electronic data split and holding device has a card Ca and Cb, a terminal T, an input interface I and external software S.
電子データ分割保持装置は、カードＣａ、Ｃｂと、端末Ｔと、入力インターフェースＩと、外部ソフトウェアＳとを有している。 - 特許庁 - An interface (I/F) device 5 is connected between a relay type existing control board 2 and a microcomputer type new landing position indicator 4.
リレー系の既設制御盤２とマイコン系の新設乗場位置表示器４の間にインターフェース（Ｉ／Ｆ）装置５を接続する。 - 特許庁 - This electronic apparatus is provided with a parallel I/O interface 105 for inputting and/or outputting a plurality of signals therethrough.
電子機器は、複数の信号が入力および／または出力されるパラレル入出力インターフェイス１０５を備えている。 - 特許庁 - Data is exchanged between the APU and the I/O interface device 2915 by using a data level synchronization mechanism through the shared memory.
データは、ＡＰＵとＩ／Ｏインターフェースデバイス２９１５との間で、データレベル同期メカニズムを用いて共有メモリを通じて交換される。 - 特許庁 - A primary side Ir-DA interface 12 transmits/receives data for preset I.430 frame clocks at interruption timing.
プライマリ側Ｉｒ−ＤＡインタフェース１２は、割り込みタイミングで予め設定されたＩ．４３０フレームクロック分のデータを送受信する。 - 特許庁 - The number-of-interface deciding unit 120 decides the required minimum number of input/output of the data to be used in I/F units 96a and 96b for data by determining whether a plurality of different data can be input/output on the same interface or not to use the interface together within a range, wherein conflict is not generated.
インタフェース数決定部１２０ は、複数の異なったデータが同一インタフェース上で入出力可能か否かを判定することで、競合が起きない範囲でインタフェースを共用し、データ用Ｉ／Ｆ部９６ａ ，９６ｂ にて使用される必要最低限のデータ入出力数を決定する。 - 特許庁 - This data transfer device is provided with an LSI 111 equipped with a general purpose I/O interface 113 and a memory 112, an HDD controller 114 being an external storage device control means equipped with a general purpose I/O interface 115, and an HDD 104 as an external storage device.
汎用Ｉ／Ｏインターフェイス１１３及びメモリ１１２を具備するＬＳＩ１１１と、汎用Ｉ／Ｏインターフェース１１５を具備する外部記憶装置制御手段であるＨＤＤコントローラ１１４と、外部記憶装置としてのＨＤＤ１０４とを具備する。 - 特許庁 - A wireless telemetering apparatus 21 is provided with an image interface (I/F) 65 for acquiring photographic images of a monitoring camera 71 and a communication interface 60 for distributing the monitoring images to a monitoring computer 32 through a communication line, and the monitoring images are output from the image interface (I/F) 65 to a monitor 72 and displayed by images/videos.
ワイヤレステレメトリング装置２１は、監視カメラ７１の撮影画像を取得する画像インタフェース（Ｉ／Ｆ）６５と、この監視画像を通信回線を利用して監視用コンピュータ３２に配信する通信インタフェース６０とを設け、さらに画像インタフェース（Ｉ／Ｆ）６５からモニタ装置７２に監視画像が出力されて画像／映像で表示する。 - 特許庁 - This gateway unit 10 is provided with an interface (wireless device I/F card 33, portable telephone I/F card 34, satellite communication I/F card 35, wireless LAN card 36) for connection with a plurality of different communication networks.
ゲートウェイ装置１０は、複数の異なる通信網と接続するためのインタフェース（無線機Ｉ／Ｆカード３３、携帯電話Ｉ／Ｆカード３４、衛星通信Ｉ／Ｆカード３５、無線ＬＡＮカード３６）が設けられている。 - 特許庁 - The invention eliminates the need for a communication interface to externally mounted orientation sensors, reduces cable I/O, and eases the installation procedure.
本発明は、外部に取り付けられた方位センサへの通信インターフェースを不要にし、ケーブルＩ／Ｏを削減し、設置手順を容易にする。 - 特許庁 - In the primary side, an Ir transmission timing generating section 13 counts a CLK of an I.430 interface 11 for generating an interrupt timing.
プライマリ側では、Ｉ．４３０インタフェース１１のＣＬＫをＩｒ送信タイミング生成部１３でカウントし割込みタイミングを生成する。 - 特許庁 - To provide an interface-equipped device circuit having an I/F function with a host, and allowing achievement of low power consumption by an internal clock supply stop.
ホストとのＩ／Ｆ機能を有し、内部クロック供給停止による低消費電力化が可能なインタフェース機能付きデバイス回路を得る。 - 特許庁 - Furthermore, an Ir-DA interface 12 transmits/receives data with a period of I.430 frame CLK set in advance by the interrupt timing.
また、Ｉｒ−ＤＡインターフェース１２は割込みタイミングで予め設定されたＩ．４３０フレームＣＬＫ分のデータを送受信する。 - 特許庁 - The input interface I transmits data of password to the terminal T when a password is entered from an owner of the card Ca, Cb.
入力インターフェースＩは、カードＣａ、Ｃｂの所有者からパスワードが入力された時に、パスワードのデータを端末Ｔに送信する。 - 特許庁 - A shared external interface 17 carries out arbitration to access to an external bus between the memory controller 14 and the I/O controller 15.
共用外部インタフェース１７は、メモリコントローラ１４とＩ／Ｏコントローラ１５との間の外部バスへのアクセスに対するアービトレーションを行う。 - 特許庁 - In the power saving state, when receiving data to be transferred, the I/O interface part 35 outputs a data reception signal S3.
節電状態のときにＩ／Ｏインタフェース部３５が転送対象データを受信した際には、データ受信信号Ｓ３を出力する。 - 特許庁 - To establish OR connection with a push-button contact at a low cost without using a slave in an actuator sensor interface (AS-i) system.
アクチュエータセンサインターフェース（ＡＳ−ｉ）システムで、スレーブを用いることなく低コストに、押しボタン接点とのＯＲ接続ができるようにする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- Python
- Copyright 2001-2004 Python Software Foundation.All rights reserved.
Copyright 2000 BeOpen.com.All rights reserved.
Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved.
Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved.
