NODE LOGIC FIXING CIRCUIT AND IDDQTESTING METHOD ノード論理固定回路およびIDDQ試験方法 - 特許庁
To raise screening effect by IDDQ test, and further reduce a time for testing the attainment of a target commercial defective fraction. IDDQテストによるスクリーニング効果が上がり、さらに、目標市場不良率の達成に必要なテスト時間を短縮する。 - 特許庁
A chip 1 is provided with a power source terminal TDD used for both power supply in normal use and power supply in IDDqtesting. チップ1は、通常使用時の電力供給とI_DDq テスト時の電力供給とに共用される電源端子T_DDを備えている。 - 特許庁
To remarkably shorten a time required for an Iddq test compared with the conventional art, only by adding a simple circuit to a semiconductor testing device, to reduce a using time of the expensive semiconductor testing device to conduct a delivery test economically, and to reduce a cost, in the delivery test of a semiconductor integrated circuit wherein OFF leaks are frequently observed. OFFリークの多い半導体集積回路の出荷試験において、半導体試験装置に簡易な回路を付加するのみで、Iddq試験に要する時間を従来より大幅に短縮でき、高価な半導体試験装置の使用時間を低減できて、試験を経済的に実施することができ、コストを低減することができる半導体試験装置を提供する。 - 特許庁