「implanted drain」を含む例文一覧(100)
1 2 次へ＞- Subsequently, ions are implanted into the region for forming the source-drain region of a PMOS transistor, thus forming the source- drain region.
その後、ＰＭＯＳトランジスタのソース／ドレイン形成予定領域にイオン注入を行い、ソース／ドレイン領域２５を形成する。 - 特許庁 - N-type impurities 208 are ion implanted for forming extension source-drain areas 209.
ｎ型不純物２０８をイオン注入し、エクステンション・ソース・ドレイン領域２０９を形成する。 - 特許庁 - Ions are implanted into the semiconductor layer on both sides of the gate electrode to form drain/source regions.
半導体層のゲート電極を挟む位置にイオン注入してドレイン／ソース領域を形成する。 - 特許庁 - At first, ions are implanted in the source/drain precursor 165a with low acceleration energy, and then ions are implanted in the channel precursor 161a with high acceleration energy.
まず低加速エネルギーでソース・ドレイン前駆体１６５ａにイオン注入し、次に、高加速エネルギーでチャネル前駆体１６１ａにイオン注入する。 - 特許庁 - A salient part is formed on a drain that maintains a high voltage, and the ion of high concentration is implanted on the salient part, forming a high-concentration drain region.
高電圧を維持するドレインで、突出部を形成して、突出部上に高濃度のイオンを注入して、高濃度ドレイン領域を形成する。 - 特許庁 - A mask film 8 is removed and arsenic ions are implanted so as to form an n--type source/drain diffused layer 10.
その後マスク膜８を除去して、砒素をイオン注入して、ｎ^-型ソース、ドレイン拡散層１０を形成する。 - 特許庁 - An ion is implanted to the exposed substrate to form a common source region 120 and a drain region 122.
露出された基板にイオン注入して共通ソース領域１２０及びドレイン領域１２２を形成する。 - 特許庁 - Thereafter, impurity ions are implanted with this gate electrode 15 as a mask, thereby forming a source/drain diffusion layer 16.
その後、このゲート電極１５をマスクに不純物イオン注入することにより、ソース／ドレイン拡散層１６を形成する。 - 特許庁 - Ions are implanted into the substrate 10 through the S/D contact opening 50, and a slightly doped drain region is formed.
Ｓ／Ｄ接点開口部５０を通じてイオンを基板１０内に注入し、軽くドープしたドレーン領域を形成する。 - 特許庁 - The germanium is implanted before the gate, source, and drain are formed, so an inversion short channel effect which is shown with normal FETs is reduced.
ゲルマニウムはゲート、ソース及びドレイン形成以前に打ち込まれ、通常ＦＥＴで見られる逆短チャネル効果を低減する。 - 特許庁 - In a semiconductor device; p-type impurity is selectively ion-implanted only in the base of the trench, and the low concentration impurity region 12 is formed in an n-type semiconductor layer (drain region) 2 where the base of the trench is positioned.
しかし、ｎ−型半導体層の不純物濃度の低減は、ドレイン抵抗の増大を招き、問題である。 - 特許庁 - Then, by covering the LDD regions with a photoresist 25, an n-type impurity is implanted into the film 13 to form drain and source regions.
ＬＤＤ領域をフォトレジスト２５で被覆しソースおよびドレイン領域を形成するためｎ型不純物を注入する。 - 特許庁 - Ions are implanted from this space 18 so as to form a hole region 19 only at the flank of the source-drain-extension region 15.
この隙間１８からイオン注入をし、ソース・ドレイン・エクステンション領域１５の側面にのにみハロー領域１９を形成する。 - 特許庁 - Then ions are implanted obliquely into the substrate 81, to form a shallow source/drain diffusion layer 131 under the gate sidewall 101.
次に基板８１に対して斜めにイオン注入し浅いソース−ドレイン拡散層１３１をゲート側壁１０１下に形成する。 - 特許庁 - Then, arsenic ions are implanted with a POS side masked with a resist, while boron ions are implanted with an NMOS side masked with a resist, and thermally processed for diffusing impurities in a gate/drain region and gate electrode.
そして、ＰＭＯＳ側をレジストでマスクしてヒ素イオンを注入し、ＮＭＯＳ側をレジストでマスクしてホウ素イオンを注入し、熱処理して、ゲート／ドレイン領域及びゲート電極の不純物を拡散する。 - 特許庁 - Accordingly, when ions for forming the source/drain region of a MOS (metal oxide semiconductor) transistor are implanted, the ions can be implanted into the active region 7 that is further inside than the width W_U2 of the upper electrode 22.
そのため、ＭＯＳトランジスタのソース／ドレイン領域を形成するためのイオン注入の際に、上部電極２２の幅Ｗ_U2よりも内側の活性領域７にも、イオンを注入可能である。 - 特許庁 - Then, after a side wall 7 and a high concentration ion implanted layer 9 for source and drain are formed, a second RTA treatment is conducted to form a heavily doped source and drain layer 9a.
その後、サイドウォール７及び高濃度ソース・ドレイン用イオン注入層９を形成した後、第２のＲＴＡ処理を行なって高濃度ソース・ドレイン拡散層９ａを形成する。 - 特許庁 - In the N-type diffused source and drain layers 20, there is formed P-type impurity-implanted regions 19 having a P-type impurity concentration lower than that of the N-type diffused source and drain layers 20.
Ｎ型ソース・ドレイン拡散層２０の内部には、Ｐ型不純物濃度がＮ型ソース・ドレイン拡散層２０よりも低いＰ型不純物注入領域１９が形成されている。 - 特許庁 - A resist film is patterned by the backside exposure, and an impurity ion is implanted in the active silicon layer 40 to form a source- drain region using the resist pattern as a mask.
次に、このレジストパターンをマスクとしてアクティブシリコン層４０に不純物イオンを注入し、ソース・ドレイン領域を形成する。 - 特許庁 - Impurity ions are implanted onto both sides of the electrode 4 on the surface of the substrate 1 to form a source and a drain.
半導体基板１の表面中であって、ゲート電極４の両側にソース／ドレインを形成するための不純物イオンを注入する。 - 特許庁 - Then, ion is implanted for source/drain formation, with the insulating layer 16 left on the emitter electrode 17 and the gate electrode 18.
次に、エミッタ電極１７とゲート電極１８の上に絶縁膜１６を残存させたままソース、ドレイン形成用のイオン注入を行う。 - 特許庁 - Impurities are implanted in the source region and drain region of a semiconductor film, for example, by utilizing the level difference portion of a resist film.
そして、このレジスト膜の段差部分を利用して、例えば、半導体膜のソース領域とドレイン領域とに不純物を注入する。 - 特許庁 - With the gate electrode 12 being the mask, a second conductivity type impurity is ion-implanted in the silicon layer 3 to form source/drain regions 14.
ゲート電極１２をマスクとしてシリコン層３に第２導電型の不純物をイオン注入しソース／ドレイン領域１４を形成する。 - 特許庁 - When electrons es2 of direction opposite to the spin of electron es1 implanted from a source S are implanted into a semiconductor SM through a reverse spin implanting section R, the reverse spin never flows into a drain D by a tunnel barrier between the semiconductor SM and the drain D.
逆スピン注入部Ｒを介して、ソースＳから注入された電子ｅｓ１のスピンとは逆向きのスピンの電子ｅｓ２を半導体ＳＭ内に注入すると、この逆向きスピンは、半導体ＳＭとドレインＤとの間のトンネル障壁によってドレインＤ内へは流れない。 - 特許庁 - n-type impurities are implanted from above the substrate 1, and the gate electrode 4, a source region 6 and a drain region 7 are formed.
そして、基板１の上方からｎ型の不純物を注入することで、ゲート電極４や、ソース領域６、ドレイン領域７を形成する。 - 特許庁 - Then, the source region 19, the first drain region 21A, and a second drain region 21B are activated in an atmosphere of nitrogen for about an hour at a temperature to activate the implanted region.
その後、注入領域が活性化する温度の窒素雰囲気で１時間程度の熱処理を行なうことにより、ソース領域１９並びに第１及び第２のドレイン領域２１Ａ、２１Ｂを活性化する。 - 特許庁 - On the exposed substrate 21, the episilicon layer 28 is formed, impurity ions are implanted into it, and a heat treatment is carried out to form an upper-layer source/drain area 29.
露出した基板２１上にエピシリコン層２８を形成し、これに不純物イオンを注入し熱処理して上層ソース／ドレイン領域２９を形成する。 - 特許庁 - P-type impurity ions are implanted without a mask to form a rediffusion region 43 continuous with a source and drain region 36a in an N well 16.
マスクを用いずに、Ｐ型の不純物イオンが注入され、Ｎウェル１６内のソース・ドレイン領域３６ａと連続する再拡散領域４３が形成される。 - 特許庁 - Germanium is so implanted over the entire semiconductor substrate at an appropriate intensity and quantity that a peak ion concentration is generated under the source and drain of the FET.
ピーク・イオン濃度がＦＥＴのソース及びドレインの下に生成されるように、ゲルマニウムが適切な強さ及び量で、半導体基板全体に渡り打ち込まれる。 - 特許庁 - Impurities 18 and 19 for source/drain are implanted into the silicon wafer 11 and the impurities 18 and 19 are annealed in a deuterium atmosphere.
重水素を導入するための製造プロセスの好ましい段階は、あらゆる過酷な熱処理の後であるが、相互接続層が形成する前におこなう。 - 特許庁 - After a gate insulation film 14 and a gate electrode 15 are formed, the polysilicon thin film 13 is implanted with phosphorus ions in order to form a source-drain region.
ゲート絶縁膜１４とゲート電極１５を形成した後、多結晶シリコン薄膜１３にソース・ドレイン領域を形成するため燐イオンを注入する。 - 特許庁 - After a gate electrode 92 and a gate sidewall 101 are formed, an ion is vertically implanted into a substrate 81 to form a deep source/drain diffusion layer 112.
ゲート電極９２及びゲート側壁１０１を形成後、基板８１に対して垂直にイオン注入し深いソース−ドレイン拡散層１１２を形成する。 - 特許庁 - After a gate insulation film 14 and a gate electrode 15 are formed, the polysilicon thin film 13 is implanted with phosphorous ions for forming a source-drain region.
ゲート絶縁膜１４とゲート電極１５を形成後、多結晶シリコン薄膜１３にソース・ドレイン領域を形成するため燐イオンを注入する。 - 特許庁 - Then B is obliquely ion-implanted by using the gate electrode 11 and the sidewall 12 as masks to form a packet region 16 surrounding the source-drain expansion region 15.
その後、ゲート電極１１及びサイドウォール１２をマスクにＢを斜めイオン注入して、ソース・ドレイン拡張領域１５を囲むポケット領域１６を形成する。 - 特許庁 - A first insulating layer 22 having the gate opening and source/ drain openings is formed on a substrate, an LDD resist mask is formed on the first insulation layer, and ions are implanted through the source/drain openings so as to form a lightly doped first drain region 34 on the substrate.
基板上にゲート開口部とソース／ドレーン開口部を有する第一絶縁層２２を形成し、第一絶縁層上にＬＤＤレジストマスクを形成し、基板に軽くドープした第一ドレーン領域３４を形成すべくソース／ドレーン開口部を通じてイオンを打ち込む。 - 特許庁 - Thus, it is realized to form the deep source/drain regions prior to the shallow source/drain regions, and to control an overlap of the impurities ion-implanted into the shallow source/drain regions created through the gate pattern line width gradually reducing with the second spacer for offsetting.
これにより、深いソース/ドレーン領域を浅いソース/ドレーン領域より先に形成することと同時に前記オフセット用第２スペーサにより次第に縮まるゲートパターン線幅により発生する浅いソース/ドレーン領域にイオン注入される不純物の重畳を抑制できる。 - 特許庁 - The cluster ions implanted in the FIN type semiconductor portion 10 are activated thereafter to form a diffusion region that constitutes parts of a source region and a drain region.
その後、ＦＩＮ状の半導体部１０に注入されたクラスタイオンを活性化して、ソース領域およびドレイン領域の一部を構成する拡散領域を形成する。 - 特許庁 - An N-drain region 38 is implanted in a P-epitaxial layer through the bottom part of a trench 35, extending between the N+-substrate 32 and the bottom part of trench through diffusion step.
Ｎドレイン領域３３はトレンチ３５の底部を通りＰエピタキシャル層内に注入され、拡散ステップを経てＮ＋基板３２とトレンチの底部との間に延在する。 - 特許庁 - At formation of the offset drain region 3 around the trench 2, the impurity ions are implanted only to the side face part of the trench 2 through oblique ion implantation.
トレンチ溝２の周囲にオフセットドレイン領域３を形成するにあたり、斜めイオン注入によりトレンチ溝２の側面部分にのみ不純物イオンを注入する。 - 特許庁 - Phosphorus ions (P^+) are implanted at comparatively high implantation energy and at an inclination angle of 0°, and a second deep source region 36a and a second deep drain region 36b are formed.
次に、リンイオン（Ｐ^+）を、比較的高い注入エネルギー，かつ傾き角０°で注入して、深い第２のソース領域３６ａ及び第２のドレイン領域３６ｂを形成する。 - 特許庁 - A resist is applied on a silicon substrate 10, ions are implanted into a source region 18 and a drain region 22, and a gate region 20 is formed by diffusion of ions through thermal treatment.
シリコン基板１０上にレジストを塗布してソース領域１８、ドレイン領域２２にイオン注入し熱処理によりイオン拡散してゲート領域２０を形成する。 - 特許庁 - Thereafter, a second impurity of the first conductivity type is ion implanted into the silicon substrate 101 and flash lamp annealing is performed thereon, so that an n-type source-drain region 109 is formed.
その後、第一導電型の第二不純物をシリコン基板１０１にイオン注入し、フラッシュランプアニールを行うことにより、ｎ型ソース・ドレイン領域１０９を形成する。 - 特許庁 - Although the n-type impurities are implanted with high concentration into the source-drain regions 39b of a PMOS thin-film transistor via contact holes 47 too, since p-type higher-concentration impurities than the n-type impurities are already implanted into the regions 39b, the source-drain regions 39b are maintained as p-type high-concentration impurity regions.
ところで、ＰＭＯＳ薄膜トランジスタのソース・ドレイン領域３９ｂにもコンタクトホール４７を介してｎ型不純物が高濃度に注入されるが、当該ソース・ドレイン領域３９ｂにはすでにそれよりも高濃度でｐ型不純物が注入されているため、当該ソース・ドレイン領域３９ｂはそのままｐ型不純高濃度物領域を維持する。 - 特許庁 - During the process of source/drain region formation after the formation of a well region and a gate electrode for the construction of this MOS transistor, Ge or Si ions are first implanted for making amorphous the source/drain forming regions, and then two or more species of impurity ions different in mass number but the same in conductivity type are successively implanted into the regions by using the ion implantation method.
ＭＯＳ型トランジスタの形成において、ウェル領域、ゲート電極を形成した後、ソース・ドレイン領域を形成する際、Ｇｅ又はＳｉをイオン注入してアモルファス化した後、連続して質量数の異なる２種類以上のイオン種で且つ同じ導電型の不純物をイオン注入法により注入することを特徴とする。 - 特許庁 - When a source/drain regions 12, 14 are formed in CMIS, Argon is implanted into a P-type well layer 4 as a dislocation suppressive element and nitrogen is implanted into a N-type well layer 5 as the dislocation suppressive element, prior to the ion-implantation of impurities into a silicon substrate 1.
ＣＭＩＳにおけるソース・ドレイン領域１２、１４の形成時、シリコン基板１に不純物をイオン注入する前に、Ｐウエル層４には転位抑制元素としてアルゴンを打ち込み、かつＮウエル層５には窒素を転位抑制元素として打ち込む。 - 特許庁 - Arsenic ions are implanted in a silicon substrate 11 in a state that a substrate temperature is kept at a low temperature of 100°C or lower and thereafter, a heat treatment is performed to form source/drain diffused layers 16 in the substrate 11.
基板温度を１００℃以下の低温に保った状態で、シリコン基板１１に砒素イオンを注入した後、熱処理を行ってソース／ドレイン拡散層１６を形成する。 - 特許庁 - Thereafter the impurity ions are implanted using the side wall 7a as a mask to form a source-drain regions, and the oxide film 5 and the SIPOS film located on the gate oxide film 3 are removed by etching.
その後、サイドウォール７ａをマスクに不純物イオンを注入してソース・ドレイン領域を形成し、ゲート酸化膜３上の酸化膜５及びＳＩＰＯＳ膜をエッチング除去する。 - 特許庁 - To suppress occurrence of leakage current at the end of a gate electrode, and suppress the drop in the dose of impurities implanted in a substrate, in ion implantation at formation of a source/drain diffused layer.
ゲート電極端部のリーク電流の発生を抑制し、かつ、ソース／ドレイン拡散層形成時のイオン注入において、基板に注入される不純物のドーズ量の低下を抑制する。 - 特許庁 - Thereafter, an N-type impurity ion is implanted using the gate oxide film 3 and the gate electrode 4 as the mask, so that a plurality of N-type source-drain diffusion regions 6 are formed separately.
その後、ゲート酸化膜３及びゲート電極４をマスクとしてＮ型の不純物イオンを注入することで、Ｎ型のソース・ドレイン拡散領域６を複数離間形成する。 - 特許庁 - Thereafter, the N well 16 is covered with the resist and N-type impurity ions are implanted to form a rediffusion region which is continuous with a source and drain region 39a in a P well 17.
その後、Ｎウェル１６がレジストで覆われ、Ｎ型の不純物イオンが注入され、Ｐウェル１７内のソース・ドレイン領域３９ａと連続する再拡散領域が形成される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
