「in-memory computing」を含む例文一覧(156)
＜前へ 1 2 3 4 次へ＞- Data can be reproduced by scanning an arrangement of element holograms recorded, for example, in a sheet type hologram recording medium by a reproducing device equipped with an imaging means, an information memory means, a correction variable computing means, a variable memory means, and a signal processing means.
撮像手段、情報用メモリ手段、補正変数算出手段、変数用メモリ手段、信号処理手段を備えた再生装置により、例えばシート状のホログラム記録媒体に記録された要素ホログラム配列をスキャンし、データ再生することを可能とする。 - 特許庁 - A command protocol maps memory pages to the SDRAM interface address space, and permits a single pin compatible multi-chip package to replace an existing SDRAM in any computing device that wants to provide the flash memory, while requiring software changes to access the flash.
コマンド・プロトコルは、メモリ・ページをＳＤＲＡＭインターフェース・アドレス空間にマッピングし、フラッシュ・メモリを設けることを望む計算機において、１つのピン互換マルチチップ・パッケージと既存のＳＤＲＡＭとを交換することを可能とし、フラッシュにアクセスするためのソフトウェアの変更が行われる。 - 特許庁 - A speed measuring device comprises road surface shape sensors 11a and 11b obtaining road shape data; a memory 12 for storing the road surface shape data; and a computing device 13 for calculating the speed of a vehicle 10 on the basis of the road surface shape data stored in the memory 12.
速度計測装置は、路面形状データを取得する路面形状センサ１１ａ，１１ｂと、路面形状データを格納するメモリ１２と、メモリ１２に格納された路面形状データに基づいて、車両１０の速度を計算する演算装置１３とを備える。 - 特許庁 - The coefficient matrix of the mixing function is prepared by computing the coefficient matrix of the mixing function expressed by a polynomial in which a recurrence formula in a recurrent expression is developed based on a NOT vector or by reading it from an information memory medium (network).
再帰形表現の漸化式を展開した多項式で表される混ぜ合わせ関数の係数マトリクスをノットベクトルに基づき演算したり、情報記憶媒体（ネットワーク）から読み込むことで、係数マトリクスを用意する。 - 特許庁 - When a system management unit (SMU) determines that the computing system is in a low activity state, the SMU shifts the central processing unit (CPU) into a low power operating mode after the CPU stores critical operating state of the CPU in a memory.
コンピューティングシステムが低いアクティビティ状態にあることをシステム管理装置（ＳＭＵ）が決定すると、ＳＭＵは、ＣＰＵがそのＣＰＵのクリティカル動作状態をメモリに記憶した後、ＣＰＵを低電力動作モードへと移行させる。 - 特許庁 - The error/correcting circuit 6 comprises a first error/correction computing circuit 9 which performs an error/correcting to a line code of product code blocked PI sequence stored in a buffer memory 5 and a second error/ correcting computing circuit 10 which performs an error/correcting for a line code of PO sequence.
誤り訂正回路６は、バッファメモリ５に格納された積符号ブロック化されたＰＩ系列のライン符号に対して誤り訂正を行なう第１の誤り訂正演算回路９と、ＰＯ系列のライン符号に対して誤り訂正を行なう第２の誤り訂正演算回路１０とを備えている。 - 特許庁 - A digital picture element signal of a specific address from an analog-digital converter 9 is fed to an IIR image filter computing unit 31, firstly multiplied by a filter coefficient (α) of the specific address from a first filter coefficient frame memory 32, and fed to and stored in an frame memory 11 via a adder 16.
ＡＤ変換器９からの特定アドレスのディジタル画素信号は、ＩＩＲ画像フィルタ演算器３１に供給され、まず、第１のフィルタ係数フレームメモリー３２からの該特定アドレスのフィルタ係数（α）と乗算され、加算器１６を介してフレームメモリー１１に供給されて記憶される。 - 特許庁 - The argument read from the argument memory area 28B is converted into the transparency in 8-bits by a conversion table 42B and an α value computing element 43 calculates a coefficient α (0≤α≤1) denoting the transparency.
引数メモリ領域２８Ｂから読み出された引数は、変換テーブル４２Ｂによって８ビットの透明度に変換され、更にα値演算器４３により透明度を示す係数α（０≦α≦１）が算出される。 - 特許庁 - To provide a communication network which suppresses computational complexity for computing an alternative path table to be held in preparation for upon failure, and a memory size for storage while being able to switch a communication path fast.
障害時に備えて保持される代替経路表を計算するための計算量、及び、記憶するためのメモリサイズを抑えつつ高速に通信経路の切り替えを行うことが可能な通信ネットワークを提供する。 - 特許庁 - Signals from microphones 2 and 3 are temporarily accumulated in memory circuits 5 and 6, supplied to a cross correlation computing circuit 9 and cross correlation computations are conducted and cross correlation function values are computed for every time difference.
マイクロホン２，３からの信号はメモリ回路５，６に一旦蓄積された後、相互相関演算回路９に供給され、相互相関演算が行われて時間差毎の相互相関関数値が算出される。 - 特許庁 - The apparatus for searching a distributed database generally comprises at least one memory device; a computing apparatus; an indexer; a transactional score generator; a category assignor; a search server; and a user interface in communication with the search server.
分散型データベースをサーチする装置は、一般に、少なくとも１つのメモリデバイスと、計算装置と、インデクサーと、トランザクションスコアジェネレータと、カテゴリーアサイナーと、サーチサーバーと、該サーチサーバーと通信するユーザインターフェイスとを備えている。 - 特許庁 - The transfer data after being stored in a temporary memory 2 are read out with a 1st readout signal of a control part 1, a CRC computing element 4 performs CRC operation, and CRC operation data are outputted from a selector 5.
転送データは、一時メモリ２に格納された後、制御部１の１回目の読出信号により読み出されＣＲＣ演算器４にてＣＲＣ演算が行われ、セレクタ５からＣＲＣ演算データが出力される。 - 特許庁 - The control part 20 is provided with a variation computing part 21, a raindrop determining part 22, and a memory part 23, and determines the deposition of the raindrop, based on the difference in the variation of the luminous energy measured by the visible light sensors 11.
制御部２０は、変化量演算部２１と、雨滴判定部２２と、メモリ部２３とを備え、前記可視光センサ１１で測定した可視光線の光量の変化量の相異に基づいて、雨滴の付着を判定する。 - 特許庁 - The apparatus selects a data coding method that can be implemented within the utilization request time frame by computing the usable current value and a memory usage with a help of a plurality of coding methods recorded in a ROM 2 as a table with priorities.
予め優先順位を付けてＲＯＭ２にテーブル化してある複数の符号化方式から、使用可能電流値やメモリ消費量を計算して、希望使用時間内に収まるデータ符号化方式を選択する。 - 特許庁 - When imaging means 30 images the elements of a random number pattern projected on a screen 10, a computing part 24 specifies elements to be stored in the field of view of the imaging means 30 and reads the coordinates of these elements out of a memory.
撮像手段３０がスクリーン１０上に投影された乱数パターンの要素を撮影すると、演算部２４は、撮像手段３０の視野中に収まる要素を特定し、それらの要素の座標をメモリから読み出す。 - 特許庁 - To accelerate display in a client device by efficiently using a cache memory even if a place or a time zone, where the client device is used, changes, about screen data frequently changing when executing an application program, in a server based computing system.
サーバベースコンピューティングシステムにおいて、アプリケーションプログラムの実行の際に頻繁に変化する画面データについて、クライアント装置を使用する場所や時間帯が変化してもキャッシュメモリを効率的に使用してクライアント装置での表示を高速化する。 - 特許庁 - Then, the pressure-time differentiation pattern found in the computing part 22 is compared with the pressure-time diferentiation pattern stored in the memory 20, the gas leakage is determined when the patterns are consistent each other, and the gas piping is blocked by a gas blocking part 24.
次に、ガス漏洩演算部２２で求められた圧力時間微分パターンと、メモリ２０に記憶された圧力時間微分パターンを比較し、パターンが一致した場合はガスが漏洩したと判断し、ガス遮断部２４によってガス配管を遮断する。 - 特許庁 - To speed up display in a client device by efficiently using a cache memory even if a place or a time zone wherein the client device is used changes, about screen data frequently changing when executing an application program, in a server based computing system.
サーバベースコンピューティングシステムにおいて、アプリケーションプログラムの実行の際に頻繁に変化する画面データについて、クライアント装置を使用する場所や時間帯が変化してもキャッシュメモリを効率的に使用してクライアント装置での表示を高速化する。 - 特許庁 - The support program distribution computing device has a memory 26 storing a plurality of machining program creation support programs MPR, a program computing part 29 executing the support programs, and program distribution means 22, 25 reading out the corresponding support program from the memory in accordance with a request of the execution of program required from each numerical control machine tool through the communication network, and distributing the same to the program operating part.
支援プログラム分配演算装置は、複数の加工プログラム作成支援プログラムＭＰＲを格納したメモリ２６と、該支援プログラムを実行可能なプログラム演算部２９と、各数値制御工作機械から通信ネットワークを介して要求されるプログラムの実行要求に応じて、メモリから対応する支援プログラムを読み出してプログラム演算部に分配する、プログラム分配手段２２、２５を有する。 - 特許庁 - Where the transmission of signals other than two-way signals from the computing circuit chip 3 to the memory chip 4 is shut off and the computing circuit chip 3 is connected to the memory chip 4 via an input/output line through which signals are input and output in two ways, the input/output wire is held at high impedance to achieve an electrically separated state.
双方向信号以外の演算回路チップ３からメモリチップ４への信号の伝送は切断されている状態にあり、また、双方向に信号を入出力する入出力線を介して演算回路チップ３とメモリチップ４との接続を行っている部分は入出力線に対してハイインピーダンス状態とすることにより、互いに電気的に切り離された状態とすることが可能となっている。 - 特許庁 - By using video information in a bit stream received by a computing device provided with a processing unit and a memory, a dominant/non-dominant predictor is selected to determine the lengths of motion vector codes of horizontal and vertical differences.
処理ユニットおよびメモリを備えたコンピューティング・デバイスにより受信したビットストリーム内のビデオ情報を用いて、優勢的／非優勢的プレディクタ選択を行い、水平方向及び垂直方向差分動きベクトルの符号の長さを決定する。 - 特許庁 - A data is inputted bit by bit in order from an image memory 1 which inputs a one-line image, to a 6-bit shift register 2, and a thinning point computing section 3 computes a thinning point according to shifting of the shift register 2.
１ラインの画像を入力する画像メモリ１と画像メモリ１より順番に１ｂｉｔずつ６ｂｉｔシフトレジスタ２へ入力が行われ、このシフトレジスタ２のシフトに合わせて間引きポイント演算部３が間引きポイントの演算をする。 - 特許庁 - Measurement point extracting means 9 and 10, a ratio computing means 11 and a time changing means 12 change the model operation data stored in a memory means 4 so that the model operation image regenerating speed coincides with the specified speed.
計測点抽出手９，１０、比率算出手段１１、時刻変更手段１２は、模範動作映像の再生速度が使用者によって指定された速度となるよう記憶手段４に記憶された模範動作データを変更する。 - 特許庁 - Then the computing section 230 controls an automatic focus control section 240, by discriminating the need for focus control, by comparing the correlation with a threshold stored in a threshold memory 236.
そして相関値演算部２３０は最新画像Ｇ１と前回画像Ｇ２との相関値と、閾値メモリ２３６に格納される閾値と比較することで合焦制御動作の必要性を判断して自動合焦制御部２４０を制御する。 - 特許庁 - This navigation system is provided with a memory part 18 stored with the plurality of correction factors, and a control part 12 for indicating the correction factor in response to a vehicular speed to a vehicle position/direction computing part 14, and for correcting a shift in output timing of a vehicular speed pulse caused by a change of the vehicular speed.
複数の補正係数を記憶したメモリ部１８と、車両速度に応じた補正係数を車両位置・方位演算部１４に指示し、車両速度の変化による車速パルスの出力タイミングのずれを補正する制御部１２とを有している。 - 特許庁 - An automatic computation preset processing part 205 writes the adjustment data computed by the computing part 204 in the memory 102 in the multi-sink display device 100 correspondingly to the respective signals via a selector switch 207, an adjustment part 201, and a digital control I/F 101.
そして、自動計算プリセット処理部２０５により、この計算部２０４で算出された調整データを切替スイッチ２０７、調整部２０１、ディジタルコントロールＩ／Ｆ１０１を介してマルチシンクディスプレイ装置１００のメモリ１０２に各信号に対応して書き込む。 - 特許庁 - In this case, a counter unit 15 is provided in the BIST computing unit 14, the counter unit counts up to the upper limit using the number of defective memory cells as a hit value, and when a hit value exceeds the upper limit, a corresponding word line or a bit line is replaced.
この場合、ＢＩＳＴ計算ユニット１４にカウンタユニット１５が設けられており、このカウンタユニットは各アドレスごとに、故障したメモリセルの個数をヒット値として上限までカウントアップし、ヒット値が上限を超えると対応するワードラインまたはビットラインが置き換えられる。 - 特許庁 - The control block 6 is constructed by a memory unit 1 which memorizes plural signals which are prescribed in advance and receiving part 2 which receives signal order S from outside and computing unit 3 which outputs light control signal for the reproduction of the scene to lighting device 4, here, the light control signal is memorized in the memory unit basing on the signal order received.
制御ブロック６は、予め設定した１つ以上のシーンを記憶する記憶装置１と、外部からの信号命令Ｓを受信する受信部２と、受信した信号命令Ｓに基づいて記憶装置１に記憶したシーンを再生する為の調光信号を、点灯装置４に出力する演算部３とから構成される。 - 特許庁 - A computing unit 13 computes a suppliable capacity of ordinary refuse and wood bio-mass to a gasifying melting furnace 6 by multiplying a storage quantity shown by the storage quantity information stored in a memory unit 14 by a coefficient of correction proportional to a tendency to increase/decrease discharge quantity shown by the statistical information stored in the memory unit 14.
演算部１３は、一般ゴミおよび木質バイオマス各々のガス化灰溶融炉６への供給可能量を、記憶部１４に記憶されている貯蓄量情報が示す貯蓄量に、記憶部１４に記憶されている統計情報が示す排出量の増減傾向に比例した補正係数を乗算することで算出する。 - 特許庁 - When the computing part 49 of a control device 7 determines the conveying positions and directions of products by use of process data stored in a process program memory 45, the conveying positions and directions of all of the products are determined in sequence as the conveying positions and directions of the leading products are sequentially stored in a product position memory 47, so that the minimum area is occupied.
制御装置７の演算部４９が加工プログラムメモリ４５に記憶されている加工データを用いて製品Ｐの搬出位置および向きを決定する際に、先の製品Ｐに関する搬出位置および向きを順次製品位置メモリ４７に記憶しながら最小の占有面積となるように全ての製品Ｐについて搬出位置および向きを次々に決定していく。 - 特許庁 - When the SMU determines that the computing system exits a low activity state, the copy of the critical operating state is stored in the memory and the SMU shifts the CPU into a high power operating mode using the modified critical operating state.
コンピューティングシステムが低いアクティビティ状態を出たことを、ＳＭＵが決定すると、クリティカル動作状態のコピーが、メモリに記憶され、ＳＭＵは、変更されたクリティカル動作状態を使用して、ＣＰＵを高電力動作モードへと移行させる。 - 特許庁 - The system transmits the detected result after such adjustment and the correction data of sensor element characteristics stored in a memory 13 through the non-contact magnetic field coupling, to the reading device 20 and performs correction computing of the sensor element characteristics of the correction data for the detected result.
このような調整後の検出結果と、メモリ１３に格納されたセンサ素子特性の補正データとは、非接触の磁界結合を介して、装置２０へ送信され、検出結果に対する補正データのセンサ素子特性の補正演算が行われる。 - 特許庁 - In the various techniques and tools for coding and decoding, a variable length code in each macro block including a plurality of conversion coefficient data existence indicators is determined by a computing device provided with a processing unit and a memory, and the determined variable length code is transmitted as a signal within a bit stream.
符号化しおよび復号する様々な手法およびツールは、処理ユニットおよびメモリを備えたコンピューティング・デバイスにより複数の変換係数データ存在インジケータを含むマクロブロックごとの可変長符号を決定し、決定した可変長符号をビットストリーム内で信号伝達する。 - 特許庁 - A basic arithmetic logic circuit in which an operation function and a storage function are integrated is constituted compactly using a ferroelectric device MFSFET, data transfer between a computing unit and a memory is localized in the basic arithmetic logic circuit, and a combination circuit is realized without an additional circuit by only wiring of the basic arithmetic logic circuit.
強誘電体デバイスMFSFETを用いて演算機能と記憶機能を一体化した基本演算回路をコンパクトに構成し、演算器−メモリ間のデータ転送を基本演算回路内部に局所化すると共に、基本演算回路の結線のみによって付加回路なしで組合せ回路を実現する。 - 特許庁 - An overdrive computing part 223 generates overdrive display data in response to a present time frame and the previous time frame, compresses the image display data of the first and second areas 105, 106 at first and second data compressibility ratios R_A, R_B of a small value and a large value, and stores the same in the memory 224.
オーバードライブ演算部２２３は現時間フレームと前時間フレームとに応答してオーバードライブ表示データを生成して、第１と第２の領域１０５、１０６の画像表示データを小さな値と大きな値の第１と第２のデータ圧縮率Ｒ_A、Ｒ_Bで圧縮してメモリ２２４に格納する。 - 特許庁 - To provide a system and method for speeding up data write processing to an IC tag which includes a limit in computing capability and memory capacity while suppressing a repair frequency of business application accompanying a specification change of the IC tag and an update frequency of information shared between the business applications.
ＩＣタグの仕様変更に伴う業務アプリケーションの改修頻度や，業務アプリケーション間で共有する情報の更新頻度を抑えながら，計算能力やメモリ容量に制限のあるＩＣタグに対して，データ書込処理を高速化すること。 - 特許庁 - A first digital memory 26 stores a digital value corresponding to a first period in digital values outputted from the first A/D conversion circuit 25 and a digital value corresponding to the second period, and outputs the stored digital value to a first differential computing circuit 27.
第１デジタルメモリ２６は、第１Ａ／Ｄ変換回路２５から出力されたデジタル値のうちの第１の期間に対応したデジタル値と、同じく第２の期間に対応したデジタル値とを記憶し、当該記憶したデジタル値を第１差分演算回路２７に出力する。 - 特許庁 - In a method of designing a fixed format emissive display, a computing device having a processor and a memory is used, wherein the display includes an array of emissive pixel elements, and each pixel element includes at least two sub-pixel elements made of different materials.
固定フォーマット発光性ディスプレイの設計方法であって、プロセッサおよびメモリを有する計算装置を使用するものが記載され、ディスプレイはアレイとなった発光画素素子を備え、各々の画素素子は、異なる材料からなる少なくとも２個の副画素素子を含む。 - 特許庁 - Then, a stratification means 21 performs a comparison with a pattern of load line previously stored in a memory means 14 base on the shape of a load line of a first main component PC1 obtained by the main component computing means 20 to accomplish the stratification of the arterial pulse wave ingredient data Mnm.
次に層別手段２１では、主成分演算手段２０で求めた第１主成分ＰＣ１の負荷線の形状に基づいて、予め記憶手段１４に格納されている負荷線のパターンと比較することにより、動脈反圧データＭｎｍの層別を行う。 - 特許庁 - The signal processor 1 includes: a data register 12 for storing data to be calculated; a plurality of calculators 11-1 to 11-m for calculating data stored in the data register 12 in parallel; and a controller 13 for controlling the calculation by the plurality of computing elements 11-1 to 11-m in response to a program stored in an instruction memory 14.
信号処理装置１は、演算対象のデータを記憶するデータレジスタ１２と、データレジスタ１２に記憶されたデータを並列に演算可能な複数の演算器１１−１〜１１−ｍと、命令メモリ１４に記憶されたプログラムに応じて複数の演算器１１−１〜１１−ｍによる演算を制御するコントローラ１３とを含む。 - 特許庁 - In key log storage processing, when a pocket calculator key board KB displayed to an emulation picture GE of a scientific electronic calculator is key input, key data of the pocket calculator are successively stored to a key log memory and displayed to the log picture GL, computing in response to the key input is performed, and displayed to a pocket calculator display DP.
キーログ記憶処理において、関数電卓のエミュレーション画面ＧＥに表示された電卓キーボードＫＢをキー入力すると、当該電卓のキーデータがキーログメモリに順次記憶されログ画面ＧＬに表示されると共に、当該キー入力に応じた計算処理が実行されて電卓ディスプレイＤＰに表示される。 - 特許庁 - This communication device transferring data obtained by processing a received signal by an input capture circuit to a memory to store them and performing predetermined computing on the basis of the data stored in the memory, is provided with a detection means detecting a pattern of data outputted from the input capture circuit and a storage control means transferring the following data to the memory if a predetermined data pattern is detected by the detection means.
受信した信号をインプットキャプチャ回路で処理して得られたデータをメモリに転送して記憶し、そのメモリに記憶されているデータを基に所定の演算処理を行う通信装置において、前記インプットキャプチャ回路から出力されるデータのパターンを検出する検出手段と、その検出手段で所定のデータのパターンが検出されたときに、それ以降のデータを前記メモリに転送させて記憶させる記憶制御手段とを有する。 - 特許庁 - When a lower limit water level detecting unit 515 detects that the obtained water level data W_i is lower than the lower limit water level L, an extension operation time computing unit 516 computes the extension operation time T based on the past water level data stored in a water level data memory unit 521.
取得された水位データＷ_ｉが下限水位Ｌを下回ったことが、下限水位検出部５１５によって検出されると、水位データ記憶部５２１に記憶された過去の水位データに基づいて延長運転時間算出部５１６が延長運転時間Ｔを算出する。 - 特許庁 - A fatigue degree computing element 16 arithmetically operates a fatigue degree on the basis of the stress degree measured by the stress degree measuring instrument 12, the awakening degree measured by the awakening degree measuring instrument 14 and an operation expression for showing the relationship between the stress degree, the awakening degree and the fatigue degree stored in a fatigue degree arithmetically operating memory 18.
疲労度演算器１６は、ストレス度計測器１２により計測されたストレス度及び覚醒度計測器１４により計測された覚醒度と、疲労度演算用メモリ１８に記憶されたストレス度及び覚醒度と疲労度との関係を示す演算式と、に基づいて、疲労度を演算する。 - 特許庁 - A remote controller 3 of an air conditioner to which a user can set temperature arbitrarily within a variable range of target temperature is provided with a memory 11 in which the variable range of target temperature is stored, a target temperature set which determination switch 8, and a CPU 10 for achieving computing such as narrowing the variable range of target temperature stored in the memory 11.
目標温度可変範囲内で任意に使用者が温度設定可能な空気調和機のリモコン３に、目標温度可変範囲が記憶されるメモリ１１と、目標温度設定幅決定スイッチ８と、目標温度設定幅決定スイッチ８からの入力温度値に基づき、メモリ１１に記憶された目標温度可変範囲を狭める等の計算処理を行うＣＰＵ１０を設けたものである。 - 特許庁 - This electric circuit unit provided with a case in which the electric circuit is built, is provided with a temperature sensor and a humidity sensor provided in the electric circuit, a CPU circuit for computing an integration value in a function of measured values by the temperature sensor and the humidity sensor and the time, and a memory circuit for storing a computed result.
電気回路が内蔵されるケースを具備するに電気回路ユニットにおいて、前記電気回路に設けられた温度センサと湿度センサと、この温度センサと湿度センサの測定値と時間の関数の積算値を演算するＣＰＵ回路と、この演算結果を記憶するメモリー回路とを具備したことを特徴とする電気回路ユニットである。 - 特許庁 - All syndrome computation results corresponding to the RDS data are held as fixed data in a memory 110 and for syndrome computing processing in block synchronization detecting processing for RDS data, syndrome computation data corresponding to the object RDS data to be processed are read out of the memory 110 and used to perform the block synchronization detecting processing by software that a microcomputer 109 executes, thereby lightening the software processing load in the block synchronization detecting processing.
ＲＤＳデータに対応するすべてのシンドローム算出結果を固定データとしてメモリ１１０に保持し、ＲＤＳデータのブロック同期検出処理時のシンドローム算出処理において、処理対象のＲＤＳデータに対応するシンドローム算出データをメモリ１１０から読み出し、該データを用いてマイクロコンピュータ１０９が実行するソフトウェアによりブロック同期検出処理を実施することで、ブロック同期検出処理時のソフトウエア処理負荷を軽減する。 - 特許庁 - Alternatively, the other system comprises a server computer which includes a memory and is configured to store the box-office value corresponding to the box-office event, and a computing device which is configured to electronically access an electronic vendor, acquire the box-office value from the electronic vendor, store the box-office value in the memory related to the server computer and provide an identifier related to the box-office value.
あるいは、本発明にかかる他のシステムは、メモリを有するサーバコンピュータであって、興行イベントに対応する興行バリューを格納するように構成されたサーバコンピュータと、電子ベンダに電子的にアクセスし、その電子ベンダから興行バリューを取得し、その興行バリューをサーバコンピュータに関連するメモリに格納し、興行バリューに関連する識別子を提供するように構成されたコンピューティングデバイスとを備える。 - 特許庁 - A determination value computing part 27 calculates a determination value Li corresponding to the driving state of a vehicle from each upper limit value data memorized in an upper limit value data memory part 25, and a signal determination part 28 compares the sum of squares of real currents iU, iV, iW, of the driving signal detected with current sensors 10, 11, 12 with a determination value Li.
また、判定値演算部２７は、上限値データ記憶部２５に記憶した各上限値データから車両の運転状態に応じた判定値Ｌｉを演算し、信号判定部２８は、電流センサ１０，１１，１２により検出した駆動信号の実電流ｉ_U ，ｉ_V ，ｉ_W の２乗和と判定値Ｌｉとを比較判定する。 - 特許庁 - A frequency setting part 42 of a computing circuit 34 sets the cut-off frequency of a bandpass filter part 38 for passing the vortex signal, based on a data stored in a memory 44 (an aperture and a flow rate range (vortex frequency range) of the flowmeter or the like), and based on the frequency of the vortex pulse signal measured by the counter part 40.
演算回路３４の周波数設定部４２は、メモリ４４に記憶されたデータ（流量計の口径や流量範囲（渦周波数範囲）など）、及びカウンタ部４０で計測した渦パルス信号の周波数に基づいて、渦信号を通過させるバンドパスフィルタ部３８のカットオフ周波数を設定する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
