「input output buffer」を含む例文一覧(846)
1 2 3 4 5 6 7 8 9 10 11 .... 16 17 次へ＞- INPUT OUTPUT BUFFER, INPUT BUFFER, AND OUTPUT BUFFER
入出力バッファ、入力バッファ及び出力バッファ - 特許庁 - INPUT OUTPUT BUFFER CIRCUIT
入出力バッファ回路 - 特許庁 - an input [output] buffer
入力[出力]バッファー - 研究社 英和コンピューター用語辞典 - INPUT BUFFER CIRCUIT, OUTPUT BUFFER CIRCUIT, AND INPUT/ OUTPUT BUFFER CIRCUIT
入力バッファ回路、出力バッファ回路および入出力バッファ回路 - 特許庁 - OUTPUT BUFFER CIRCUIT AND INPUT/OUTPUT BUFFER CIRCUIT
出力バッファ回路及び入出力バッファ回路 - 特許庁 - INPUT/OUTPUT BUFFER CIRCUIT DEVICE
入出力バッファ回路装置 - 特許庁 - OUTPUT BUFFER CIRCUIT AND INPUT/OUTPUT BUFFER CIRCUIT
出力バッファ回路および入出力バッファ回路 - 特許庁 - OUTPUT BUFFER CIRCUIT AND INPUT/OUTPUT BUFFER CIRCUIT
出力バッファ回路、および入出力バッファ回路 - 特許庁 - DATA INPUT/OUTPUT BUFFER CONTROL CIRCUIT
デ—タ入出力バッファ制御回路 - 特許庁 - INPUT/OUTPUT BUFFER AND INTEGRATED CIRCUIT
入出力バッファ及び集積回路 - 特許庁 - OUTPUT BUFFER CIRCUIT, INPUT/OUTPUT BUFFER CIRCUIT, AND SEMICONDUCTOR DEVICE
出力バッファ回路、入出力バッファ回路及び半導体装置 - 特許庁 - INPUT PROTECTION CIRCUIT AND OUTPUT BUFFER CIRCUIT
入力保護回路及び出力バッファ回路 - 特許庁 - INPUT/OUTPUT BUFFER FOR PROVIDING ANALOG/DIGITAL INPUT MODE
アナログ／デジタル入力モードを提供する入出力バッファ - 特許庁 - The buffer receives an input signal from a buffer input to generate a buffer signal from a buffer output.
バッファは、バッファ入力において入力信号を受信し、バッファ出力においてバッファ信号を生成する。 - 特許庁 - INPUT/OUTPUT BUFFER CELL AND LAYOUT METHOD THEREFOR
入出力バッファセルおよびそのレイアウト方法 - 特許庁 - DATA INPUT/OUTPUT BUFFER AND SEMICONDUCTOR MEMORY DEVICE USING THE BUFFER
データ入出力バッファ及びこれを用いた半導体メモリ装置 - 特許庁 - INPUT/OUTPUT BUFFER DECREASING RING BACK EFFECT
リングバック効果を減少させる入出力バッファ - 特許庁 - OUTPUT BUFFER, INPUT BUFFER, AND BI-DIRECTIONAL BUFFER OF SEMICONDUCTOR INTEGRATED CIRCUIT
半導体集積回路における出力バッファ、入力バッファおよび双方向バッファ - 特許庁 - An output buffer 110 and an input buffer 160 store the packet.
出力バッファ１１０及び入力バッファ１６０は、パケットを記憶する。 - 特許庁 - A normal output buffer 32 is arranged to input/output pin DQ1-DQ3.
入出力ピンDQ1〜DQ3には、通常の出力バッファ３２を配置する。 - 特許庁 - The output from the test buffer is input to a test latch.
テスト・バッファの出力はテスト・ラッチに入力される。 - 特許庁 - A switch 140 connects an input buffer 160 to the output buffer 110.
スイッチ１４０は、入力バッファ１６０を出力バッファ１１０に接続する。 - 特許庁 - A bidirectional input/output cell BIO provided with an output buffer BUFA; an input buffer BUFB; and an input/output terminal I/O is arranged.
出力バッファＢＵＦＡ、入力バッファＢＵＦＢ及び入出力端子Ｉ／Ｏを備えた双方向入出力セルＢＩＯが配置されている。 - 特許庁 - This input/output buffer is characterized in provision of a variable resistor that is connected between an input terminal and a point receiving a system voltage of the input/output buffer.
入出力バッファのシステム電圧と入力端子の間に接続されている可変抵抗器の提供に特徴づけられる。 - 特許庁 - To provide an input/output buffer for providing an analog/digital input mode.
アナログ／デジタル入力モードを提供する入出力バッファが開示される。 - 特許庁 - INPUT/OUTPUT BUFFER FOR REDUCING SKEW, AND ITS OPERATION METHOD
スキューを減少させる入出力バッファ及び動作方法 - 特許庁 - INPUT BUFFER FROM LOW-OUTPUT TTL TO CMOS
低出力のＴＴＬからＣＭＯＳへの入力バッファ - 特許庁 - A flash memory device is provided with a memory cell array, an input buffer part, an output driver part, a first page buffer part, a second page buffer part, a first data input/output part, and a second data input/output part.
フラッシュメモリ装置は、メモリセルアレイ、入力バッファ部、出力ドライバ部、第１ページバッファ部、第２ページバッファ部、第１データ入出力部及び第２データ入出力部を備えてなる。 - 特許庁 - DIFFERENTIAL OUTPUT BUFFER, DIFFERENTIAL INPUT BUFFER, SEMICONDUCTOR INTEGRATED CIRCUIT AND CIRCUIT BOARD
差動出力バッファ、差動入力バッファ、半導体集積回路、及び回路基板 - 特許庁 - To provide an output buffer circuit and input/output buffer circuit which have their leak currents reduced.
リーク電流の低減化が図られた出力バッファ回路、および入出力バッファ回路を提供する。 - 特許庁 - The output values of the output index buffer and the output address buffer are reused as input values to subsequent stages.
出力インデックスバッファ，及び出力アドレスバッファの出力値は，以降に続くステージへの入力値として再利用される。 - 特許庁 - In a device 1, an output buffer 12 as well as an input buffer 11 are installed in a signal input terminal (SI), and an input buffer 13 as well as an output buffer 14 are installed in a signal output terminal (SO).
装置１において、信号入力端子（ＳＩ）には入力バッファ１１に加えて出力バッファ１２が備えられ、信号出力端子（ＳＯ）には出力バッファ１４に加えて入力バッファ１３が備えられる。 - 特許庁 - An input buffer 10 receives an input signal from the outside to an input-output port Pio.
入力バッファ１０は、外部からの入出力ポートＰｉｏへの入力信号を受ける。 - 特許庁 - The receiver 20_n includes a data input buffer 21, a first clock input buffer 22_1 and a first clock output buffer 23_1.
受信装置２０_ｎは、データ入力バッファ２１、第１クロック入力バッファ２２_１および第１クロック出力バッファ２３_１を備える。 - 特許庁 - INPUT/OUTPUT BUFFER FOR SEMICONDUCTOR INTEGRATED CIRCUIT COMPATIBLE WITH MULTI-POWER SUPPLY
多電源対応の半導体集積回路用入出力バッファ - 特許庁 - The switch 26 controls an electric connection between an output terminal 24 of the output buffer 23 and an input terminal 28 of the input buffer 29.
スイッチ２６は、出力バッファ２３の出力端子２４と入力バッファ２９の入力端子２８との電気的接続を制御する。 - 特許庁 - To prevent feedbacking from an input/output pad to an input buffer in read mode.
読取りモード時に入出力パッドから入力バッファへフィードバックされないようにする。 - 特許庁 - The semiconductor integrated circuit device 100 includes an output buffer 1 of a small amplitude/high-speed operation, an input buffer 2 of a small amplitude/high-speed operation, and an input/output connection circuit 3 connecting an output terminal of the output buffer 1 to an input terminal of the input buffer 2.
半導体集積回路装置１００は、小振幅・高速動作の出力バッファ１と、小振幅・高速動作の入力バッファ２と、出力バッファ１の出力端子と入力バッファ２の入力端子との間を接続する入出力接続回路３と、を有する。 - 特許庁 - The buffer unit provides data of a buffer input line to a buffer output line, but blocks the provision of the data to the buffer output line in response to deactivation of the buffer-enable signal.
バッファ部はバッファ入力線のデータをバッファ出力線へ提供するが、バッファイネーブル信号の非活性化に応答して、バッファ出力線へのデータの提供が遮断される。 - 特許庁 - An input buffer circuit 41 has an output buffer 44 and switches 42, 43 for a test.
入出力バッファ回路４１は、出力バッファ４４とテストのためのスイッチ４２，４３を有する。 - 特許庁 - Each crossbar switch includes an input buffer at each input node, a crosspoint buffer at each crosspoint of switch fabric, and an output buffer at each output node.
各クロスバー・スイッチは、各入力ノードにおける入力バッファと、スイッチ・ファブリックの各クロスポイントにおけるクロスポイント・バッファと、各出力ノードにおける出力バッファとを含む。 - 特許庁 - Two clock signals generated by a tester are formed in an input/ output buffer arrangement area 3 through input/output pads 5b, 5c, and sent to a function buffer 7b having an input/output buffer and a clock synthesizing circuit.
テスタから発生する２つのクロック信号は、入出力パッド５ｂ、５ｃを介して、入出力バッファ配置エリア３に形成され、入出力バッファとクロック合成回路を有する機能バッファ７ｂに送られる。 - 特許庁 - To more appropriately perform input/output control of a buffer.
バッファの入出力制御をより適切に行うことができるようにする。 - 特許庁 - As less number of signal lines are needed, numbers of output circuits (output buffer) and input circuits (input buffer) of the signal can be reduced.
信号線の本数が少なくて済むため、信号の出力回路（出力バッファ）の数および入力回路（入力バッファ）の数を減らすことができる。 - 特許庁 - An output instruction means 94 causes the input information retained in the buffer high in the output priority to be output.
出力指示手段９４は、出力優先度の高いバッファに保持された入力情報を出力させる。 - 特許庁 - To obtain an output buffer, input buffer, and bi-directional buffer of 1.8 V which may be of small chip size in a semiconductor integrated circuit.
半導体集積回路において、チップサイズが小さくて済む１．８Ｖの出力バッファ、入力バッファ、双方向バッファを得る。 - 特許庁 - The horizontal parity bit is fed to a buffer input output section 32 together with cell data and written in a cell buffer 18.
水平パリティビットはセルデータと共にバッファ入出力部３２に送られセルバッファ１８に書き込まれる。 - 特許庁 - DIFFERENTIAL OUTPUT BUFFER, DIFFERENTIAL INPUT BUFFER, SEMICONDUCTOR INTEGRATED CIRCUIT, TRANSCEIVER CIRCUIT, BUS, AND INFORMATION PROCESSING UNIT
差動出力バッファ、差動入力バッファ、半導体集積回路、トランシーバ回路、バス、情報処理装置 - 特許庁 - To perform a level test of an input/output buffer of a semiconductor device without bringing a probe into contact with each input/output pad.
半導体装置の入出力バッファのレベルテストを、各入出力パッドにプローブを接触させることなく行う。 - 特許庁 - Both of the input buffer memory 112 and the output buffer memory 113 have a double-buffer structure, each of them has areas A, B and holds input/output data for the processor 111.
入力バッファメモリ１１２、出力バッファメモリ１１３は、いずれもダブルバッファ構成であり、それぞれ領域Ａ、Ｂを有し、プロセッサ１１１に対する入出力データを保持する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
