「input value」を含む例文一覧(7753)
＜前へ 1 2 .... 140 141 142 143 144 145 146 147 148 .... 155 156 次へ＞- When the input restriction width or output restriction width of the battery is narrower than a prescribed value, the control means corrects target engine rotational frequency in transition from independent operation to charge load operation so that intake air capacity in independent operation and intake air capacity in load operation are made equal.
制御手段は、バッテリの入力制限幅または出力制限幅が所定値よりも狭い場合、自立運転から充電負荷運転への移行時の目標エンジン回転数を、自立運転時の吸入空気量と負荷運転時の吸入空気量とが同等になるように補正する。 - 特許庁 - When an input voltage from the AC power source becomes higher exceeding a permissible value, a timing for the triggering circuit to start up a transistor 11 is delayed by connecting in parallel the condenser 6 with a serial circuit of a condenser 23 and a transistor 24, and a rise of a secondary voltage is controlled.
そして、交流電源からの入力電圧が許容値を超えて大きくなったとき、コンデンサ６にコンデンサ２２とトランジスタ２３との直列回路を並列に接続することでトリガ回路がトランジスタ１１に対して起動をかけるタイミングを遅らせ、２次電圧が高くなるのを制限する。 - 特許庁 - To solve the problem that a semiconductor device, especially, a semiconductor device using a thin film transistor has variance in potential to be output or value of a current flowing to the thin film transistor owing to variance in threshold of the thin film transistor even when a constant signal is input.
半導体装置、特に薄膜トランジスタを用いて形成された半導体装置においては、一定の信号を入力したとしても、薄膜トランジスタのしきい値ばらつき等に起因して、出力される電位や、薄膜トランジスタを流れる電流値にばらつきを生じてしまう。 - 特許庁 - When the ON resistance of the transistor 111 is varied to cause variation of the comparator input and the count of the counter 220 reaches an abnormality decision value under a state where no pulse is delivered, output of a latch circuit 221 goes H and an alarm section connected thereto informs temperature abnormality to the CPU.
トランジスタ１１１のオン抵抗が温度によって変化し、コンパレータ入力が変化してパルスが出力されないまま、カウンタ２２０のカウント値が異常判定値に達すると、ラッチ回路２２１の出力がＨとなり、これに接続された警報部がＣＰＵの温度異常を報知する。 - 特許庁 - The control circuit exerts control such that when a target value and the current data are equal as a result of the comparison by the current data comparison section 205, the inactive period input in the inverter circuit 202 is switched by the inactive period switching section 206, and thereby the inactive period for the lamp is altered.
当該制御回路は、電流データ比較部２０５にて目標値と電流データとが等しい比較結果が得られると、インバータ回路２０２に入力されている休止期間の切換動作が休止期間切換部２０６によりなされ、ランプ休止期間の変更を行う。 - 特許庁 - Upon the receipt of a received signal vector, a path gain matrix, and a received SIR from a path gain / noise power estimate section 41 as input data from a reception antenna section 3, a re-transmission decision and pre-processing section 42 of a decoding section 4 decides whether the received SIR exceeds an SIR threshold value.
復号部４の再送判定及び前処理部４２は受信アンテナ部３からの入力データとして受信信号ベクトル、パスゲイン行列、受信ＳＩＲがパスゲイン・雑音電力推定部４１から入力されると、受信ＳＩＲがＳＩＲ閾値を超えているかを判断する。 - 特許庁 - The modulated ODTM/OCDM signal is converted to an electric modulated ODTM/OCDM signal 49 and input to a spectrum analyzer 50, the intensity of a Δf Hz signal component included in the modulated ODTM/OCDM signal is detected, and a delay time Δt providing a minimum value of the Δf Hz signal component is set in an optical delay device 40.
変調OTDM/OCDM信号は、電気変調OTDM/OCDM信号49に変換されてスペクトラムアナライザー50に入力され、変調OTDM/OCDM信号に含まれるΔf Hz信号成分の強度が検出され、Δf Hz信号成分の極小値を与える遅延時間Δtが光遅延器40に設定される。 - 特許庁 - Electrification bias applied to an electrifying roller 18 is divided by two resistances 94 and 95, and divided voltage output from the resistance 95 is fed back to the control part of a high-voltage power supply part 66, and the control part controls so that the input divided voltage output may attain a target value.
帯電ローラ１８に印加する帯電バイアスを２つの抵抗９４、及び抵抗９５で分圧して、抵抗９５の分圧出力を高圧電源部６６の制御部（図示せず）にフィードバックし、該制御部では、入力された分圧出力が目標値となるように制御する。 - 特許庁 - An output voltage from a DC-DC converter 21 is voltage-divided by a resistance value connected in parallel with feedback resistance R24 and a resistance R26, and a resistance R23, under the condition where the power failure is not detected, to be input into a (+) side of a comparator 24 as a reference voltage for detecting the power failure.
停電を検出していない状態で、ＤＣ−ＤＣコンバータ２１の出力電圧は帰還抵抗Ｒ２４と抵抗Ｒ２６とが並列接続した抵抗値と抵抗Ｒ２３とにより分圧され、停電検出用の基準電圧としてコンパレータ２４の＋側に入力される。 - 特許庁 - An amplifier 3 outputs a voltage in response to an input current from a photo diode 1, and a differential amplifier 4 outputs an inverted output and a non-inverted output in response to an output of the amplifier 3, and integration devices 5, 6 obtain a mean value of the inverted and non-inverted outputs to provide an output.
増幅器３はフォトダイオード１からの入力電流に応じた電圧を出力し、差動増幅器４は増幅器３の出力に応じた反転出力、非反転出力を出力し、各積分器５、６は各々反転出力、非反転出力の平均値を求めて出力する。 - 特許庁 - To stabilize working accuracy without being influenced by the degree of skillfulness of workers by releasing the workers from troublesome preparating work of the measurement and input of a Z-axis pulse value when positioning a top die in the position where pressing force for pressing a work at bending work is generated.
曲げ加工時にワークを押さえる押え力を発生する位置にトップダイを位置決めする場合に、作業者をＺ軸パルス値の実測と入力という煩わしい段取り作業から解放し、作業者の熟練度合いに左右されることなく加工精度の安定化を図ることにある。 - 特許庁 - Then, the amplitude of oscillation output appearing between a first buffer amplifier and the second buffer amplifier is detected by an amplitude control circuit and the signal level on the input side of the amplifying element of the oscillation circuit is controlled on the basis of the detected amplitude so that the amplitude of oscillation output reaches a set value.
そして振幅制御回路により第１のバッファアンプと第２のバッファアンプとの間に現れる発振出力の振幅を検出し、検出した振幅に基づいて発振出力の振幅が設定値になるように当該発振回路の増幅素子の入力側の信号レベルを制御する。 - 特許庁 - An edge comparison unit 76 compares two edge image data input from first and second edge detection units 74 and 75 respectively with each other to detect the false contour generated during expansion processing and the derive an expansion adjustment value corresponding to the generation state of the false contour.
エッジ比較部７６は、第１及び第２のエッジ検出部７４、７５からそれぞれ入力した２つのエッジ画像データを比較することにより、伸張処理に伴って発生した擬似輪郭を検知し、擬似輪郭の発生状況に応じた伸張調整値を導く。 - 特許庁 - When a certain time has passed after setting of a finger to the fingerprint input part 1, threshold reduction means 9, 10, and 12 to reduce the binarization threshold, the density threshold, and the directional angle stabilization threshold by a prescribed value, so that the fingerprint of even a dry finger can be detected.
このとき、指紋入力部１に指が置かれてから一定時間経過すると、しきい値減少手段９，１０，１２が動作して、２値化しきい値、濃淡しきい値及び方向角安定値しきい値を所定値減少（甘く）して、乾いた指の指紋でも検出可能にする。 - 特許庁 - The patch data of a plurality of kinds of multiple-color patch data expressed in input color space are output to an output device as those expressed in the output color space as they are (502), and a color value in the absolute color space (L*a*b*) of each output patch is measured (503).
入力色空間で表現された複数種類の多次色のパッチデータをそれぞれ、そのまま出力色空間で表現されたものとして出力デバイスに出力させ（５０２）、出力された各パッチの絶対色空間（Ｌ＊ａ＊ｂ＊）における色値を測定する（５０３）。 - 特許庁 - When a detection value of the vibrations input from the vibration sensor 24 exceeds a prescribed threshold during a series of imaging operations performed while translationally moving the second lattice 22, a system control part 18 stops the operations of an X-ray source 11 and the imaging part 12 thereafter.
システム制御部１８は、第２の格子２２を並進移動させながら行う一連の撮影動作中に、振動センサ２４から入力された振動の検出値が所定の閾値を超えた場合には、これ以降のＸ線源１１及び撮影部１２の動作を停止させる。 - 特許庁 - A controller 15 obtains measured characteristics of the electric signal and stroke to determine the calibration quantity of the measured characteristics to reference characteristics by obtaining an electric signal value input to the electronic control type control valve 11 when detecting the pressure change of the measuring passage 23 by the pressure detector 24.
コントローラ15は、圧力検出器24により測定通路23の圧力変化を検出したときに電子制御式コントロール弁11に入力した電気信号値を求めることで、電気信号とストロークの実測特性を求めて、基準特性に対する実測特性の較正量を求める。 - 特許庁 - The stage control system is structured such that a position setting signal is changed to a changed position setting signal, the set value input of the feedback control loop receives the changed position setting signal, and the changed position setting signal takes a nonrigid behavior of the stage into account.
ステージ制御システムは、位置設定信号が変更された位置設定信号に変更され、前記フィードバック制御ループの前記設定値入力が前記変更された位置設定信号を受け取り、変更された位置設定信号がステージの非剛体挙動を考慮に入れるように構成される。 - 特許庁 - The duty ratio input to the solenoid valve when in stop idling is changed at a constant time gradient, a rising part of the secondary oil pressure is memorized from the detected value of the oil pressure sensor in that incident, an instruction signal to the solenoid valve for sandwiching pressure control is corrected based on the memorized rising part.
停車アイドリング時にソレノイド弁へ入力されるデューティ比を一定の時間勾配で変化させ、その時の油圧センサの検出値からセカンダリ油圧の上昇分を記憶し、記憶された上昇分に基づいて挟圧コントロール用ソレノイド弁への指令信号を補正する。 - 特許庁 - CPU for controlling a display and VDP (Video Display Processor), in response to the operation of a start lever, develop and store material picture data of a character CH1 in an input buffer, execute a filtering process, and then transmits pixels of an alpha reference value or more alone as display object pixels.
表示制御用ＣＰＵ及びＶＤＰは、スタートレバーの操作に応答して、キャラクタＣＨ１の素材画像データを入力バッファに展開記憶してフィルタリング処理を施した後、アルファ参照値以上の画素のみを表示対象画素としてフレームバッファに転送する。 - 特許庁 - A contribution level calculation processing part 23 calculates the evaluation value of each participant from each aspect such as whether or not the participant is participating in argument without bias, whether or not the participant is quickly responding to questions or the like, or whether or not the argument is turned to be active according to message input by referring to the speech date of the history information.
貢献度算出処理部２３は、議論に偏りなく参加しているか、質問等に迅速に対応しているか、メッセージ投入により議論が活発になったかどうか等、履歴情報の発言日時等を参照に、各切り口から各参加者の評価値をそれぞれ算出する。 - 特許庁 - The Web server sends a Web page to a client terminal via a network, automatically sends an e-mail describing information such as a tank level input from the Web page to a fixed e-mail address, and holds a target value achieving simulation result of the LNG tank level created by the database server.
Ｗｅｂサーバは、ネットワークを介してＷｅｂページをクライアント端末へ送信し、前記Ｗｅｂページから入力されたタンクレベル等の情報を記述した電子メールを自動で固定の電子メールアドレスに送信し、かつデータベースサーバにて作成されたＬＮＧタンクレベルの目標値達成シミュレーション結果を保持する。 - 特許庁 - The melting state control method for a burned ash melting device adapted to melt the burned ash AH in the melting furnace 1 provided with a heating electrode 11 and to granulate resulting molten slag with granulation water comprises: detecting the chlorine concentration of the granulation water by a chlorine concentration detector 71; and increasing the input power to the heating electrode 11 only in case that the chlorine concentration detected value exceeds a predetermined value.
焼却灰ＡＨを加熱用電極１１を備えた溶融炉１で溶融し、ここで生じた溶融スラグＳＬを水砕水で破砕するようにした焼却灰溶融装置の溶融状態制御方法であって、塩素濃度検出器７１で水砕水の塩素濃度を検出して、塩素濃度検出値が予め定めた値を越えた時にのみ加熱用電極１１への投入電力を増大させるようにする。 - 特許庁 - To provide a state monitoring operation method for diesel engine, capable of calculating a recommended value for the most economic operation in accordance with a state of the engine, performing the economic operation based on the recommended value, and reducing the operation costs while precisely grasping a sliding state of a piston ring relative to a cylinder liner, a combustion state, and a cylinder input air temperature state during the engine operation.
シリンダライナに対するピストンリングの摺動状態、燃焼状態及びシリンダ投入空気温度状態を機関運転中に正確に把握しつつ、機関の状態に応じた最も経済的となる運転のための推奨値を算出し得、該推奨値に基づいて経済的運転を行うことができ、運転コスト低減を図り得るディーゼル機関の状態監視運転方法を提供する。 - 特許庁 - The input device is configured to calculate, when a distance between the coordinates of two touch points is smaller than a predetermined value (YES in step S806), the value of one-point coordinate on the basis of the coordinate values of the two touch points, and convert the coordinates of the two touch points to the one-point coordinate (step S807).
一つの接触点座標と別の一つの接触点座標との距離が所定値よりも小さい場合に（ステップＳ８０６のＹＥＳ）、前記一つの接触点座標の座標値と前記別の一つの接触点座標の座標値とに基づいて、一点化座標の座標値を算出し、前記一つの接触点座標と前記別の一つの接触点座標を前記一点化座標に置換する（ステップＳ８０７）入力装置。 - 特許庁 - The control device 10 for the plant includes an input means 13 for inputting process signals sent from the plant, a numerical operation part 11 for outputting a boolean value that has determined the normality/abnormality of the process signals through arithmetic processing based on a program, and a control module 20 for outputting control signals associated with the safety protection operation of the plant by logically processing the boolean value on the basis of a logic circuit.
プラントの制御装置１０において、プラントから送信されるプロセス信号を入力する入力手段１３と、プログラムに基づく演算処理によって前記プロセス信号の正常／異常を判定したブール値を出力する数値演算部１１と、論理回路に基づき前記ブール値を論理処理し前記プラントの安全保護動作に係る制御信号を出力させる論理処理部２０と、を備える。 - 特許庁 - In the drive circuit of a plasma display device being a matrix display device, power consumption in data drivers for supplying address pulses corresponding to display picture data is detected and a display control means such as controller 70 controls power consumption so as to always become below a prescribed value by eliminate specific components such as the high frequency range component of input picture data in accordance with the detected value.
マトリクス表示装置であるプラズマディスプレイ装置の駆動回路において、表示装置のアドレス電極配線に表示画像データに応じたアドレスパルスを供給するデータドライバ９における消費電力を検出し、その値に応じてコントローラ７０などの表示画像制御手段が入力画像データの例えば高域成分などの特定成分を除去し、常時に消費電力が所定値以下となるように制御する。 - 特許庁 - A memory system 1 comprises a convolution arithmetic section 22 for convoluting a first data row inputted through an input part 10 in a first real number value by function operation based on a chaos dynamical system function, and a controller 20 that associates the first real number value with a data storage position of a storage section 30 and stores the associated data associated with the first data row at the data storage position.
メモリシステム１は、入力部１０を通じて入力された第１のデータ列をカオス力学系関数に基づく関数演算によって第１の実数値に畳み込む畳み込み演算部２２と、上記第１の実数値を記憶部３０のデータ格納位置に対応づけ、上記第１のデータ列に関連づけられた関連づけデータを上記データ格納位置に格納する制御部２０を備える。 - 特許庁 - When the temporal change of a signal generated by a signal generating circuit 3 is specified for each class of hardware, the signal generating circuit 3 for generating the specified signal is packaged and only one input pin 4 is prepared, the temporal change of the inputted signal voltage is converted to the data value and that data value is processed by software to be operated on a CPU 5 so that plural hardware can be mutually discriminated.
信号発生回路３が発生する信号の時間変化を、ハードウエアの種別毎に規定し、規定した信号を発生するような信号発生回路３を実装して、入力ピン４を１本だけ用意すれば、入力された信号電圧の時間変化をデータ値に変換して、そのデータ値をＣＰＵ５上で動作するソフトウエアで処理することにより、複数のハードウエアを判別することができる。 - 特許庁 - This circuit is provided with a memory 10 provided with an additional memory cell for storing defective data bit information on a memory cell, a comparing circuit 20 comparing output data DATO of the memory 10 with its expected value EXP for each data bit, and a BIST circuit 30 generating a required and sufficient test input pattern for detecting the defect of memory cells constituting the memory 10 and the expected value EXP and controlling test sequence.
メモリセルの不良データビット情報を格納するための付加メモリセルを備えたメモリ１０と、そのメモリ１０の出力データＤＡＴＯとその期待値ＥＸＰをデータビットごとに比較する比較回路２０と、そのメモリ１０を構成するメモリセルの不良を検出するために必要十分なテスト入力パターンおよび上記期待値ＥＸＰを発生しテストシーケンスをコントロールするＢＩＳＴ回路３０とを備えた。 - 特許庁 - When the quantity of control is under a preset value, the pulse cycle of the carrier pulse is set to a preset long pulse cycle, and when the quantity of control is over a preset value, the pulse cycle of the carrier pulse is set to a preset short pulse cycle, and the PWM signal is transmitted from the signal output part 12 to the signal input part 11.
制御量が予め設定した設定値未満の場合、搬送パルスのパルス周期を予め設定した周期の長い長パルス周期に設定し、制御量が予め設定した設定値以上の場合、搬送パルスのパルス周期を予め設定した周期の短い短パルス周期に設定してＰＷＭ信号を信号出力部１から信号入力部１１に伝送するように構成される。 - 特許庁 - The method for correcting a digital image has steps of: removing non-representative pixels; measuring the average level of remaining pixels of channels; determining the target average value of each channel from measured target average values; determining a correction level; calculating the power law correction of each channel from the target average value and the correction level; and applying the power law correction to input image data to obtain a corrected output image.
デジタル画像を補正する方法であって、代表的ではないピクセルを除去し、各チャネルの残りのピクセルの平均レベルを計測し、計測した目標平均値から各チャネルの目標平均値を決定し、補正レベルを決定し、目標平均値及び補正レベルから各チャネルのべき乗則補正を算出し、べき乗則補正を入力画像データに適用して補正済みの出力画像を得るステップを有する。 - 特許庁 - However, if a program to be stored in the model D is included in the PCB board 100, the PCB board 100 detects improper connection by deciding that an unintended PCB board is connected because a voltage value input from the PCB board 200 is a different value, since the PCB board 100 includes a program for determining normality upon detecting voltage of 1.667 to 1.634 V.
しかし、ここでＰＣＢ基板１００が機種Ｄに搭載されるべきプログラムの入ったものであった場合、ＰＣＢ基板１００は、１．６６７Ｖ〜１．６３４Ｖの電圧を検出すれば正常という判断をするプログラムが入っているのに、ＰＣＢ基板２００から入力されてくる電圧値は異なった値であるため、意図していないＰＣＢ基板が接続されているとして誤接続を検出する。 - 特許庁 - The pixel value generation processing section 32 is configured to generate a pixel value of an image from which noise such as block noise is canceled and a sense of resolution is improved, by performing smoothing for canceling noise such as block noise on the input data of an image to be processed and by performing operation using the coefficient generated by the coefficient generation processing section 31 for each of pixels constituting the smoothed image.
画素値生成処理部３２は、入力された処理対象画像のデータに対して、ブロックノイズなどのノイズを除去するための平滑化の処理を行い、その平滑化された画像を構成する各画素に対して係数生成処理部３１により生成された係数を用いた演算を行うことにより、ブロックノイズなどのノイズが除去され、かつ解像度感の高い画像の画素値を生成するようになされている。 - 特許庁 - The signal converter 11a includes a DAC 110-1 and DAC 110-2 to which a series of digital values are sequentially input, and an adding part 111 and a voltage adjusting part 112 for sequentially calculating the amplitude average value of analog signals respectively sequentially output by the DAC 110-1 and the DAC 110-2 to generate an analog signal on the basis of the calculated amplitude average value.
信号変換装置１１ａにおいて、一連のデジタル値が順次入力されるＤＡＣ１１０−１及びＤＡＣ１１０−２と、ＤＡＣ１１０−１及びＤＡＣ１１０−２がそれぞれ順次出力するアナログ信号の振幅平均値を順次算出し、算出した振幅平均値に基づいてアナログ信号を生成する加算部１１１及び電圧調整部１１２と、を含むことを特徴とする。 - 特許庁 - In this clock compensation circuit for the synchronous bus in an information processor having a bus arbiter device 20 connected to the plurality of IO controllers 30, 40, the bus arbiter device 20 has a delay calculation circuit 110 calculating a delay value for compensating a clock, and delay addition circuits 150, 160 adding a delay to the clock distributed to each the input/output controller on the basis of the calculated delay value.
複数のＩＯ制御装置３０、４０に接続されるバスアービタ装置２０を備えた情報処理装置における同期バスのクロック補整回路において、バスアービタ装置２０が、クロックを補整するためのディレイ値を算出するディレイ算出回路１１０と、算出したディレイ値に基づいて各入出力制御装置に分配するクロックにディレイを付加するディレイ付加回路１５０、１６０とを備える。 - 特許庁 - This circuit consists of a logical value inputted from a logical input by a logical current, a reference current setting means 2 setting a current to be a reference for deciding the logical value inputted to the means 1 as a reference current and a current comparing means 3 comparing the reference current set by this means 2 and the logical current to output the logical value.
本発明の電流により論理を決定する論理回路は、論理入力から入力された論理値を論理電流によって表す論理値決定手段１と、この論理値決定手段１に入力された論理値を決定するための基準となる電流を基準電流として設定する基準電流設定手段２と、この基準電流設定手段２によって設定された前記基準電流と前記論理電流とを比較して論理値を出力する電流比較手段３とから構成されることを特徴とする。 - 特許庁 - When the input shaft rotation speed exceeds an upper limit value of a target range by performing the blipping processing, the control devices 100, 200 promptly reduce engine rotation speed Ne by carrying out torque down of the engine 1, and raise the engine rotation speed Ne while reducing the input shaft rotation speed Ni by making a friction clutch 2 fine-spliced, and perform correction processing to store both of them in a desired range.
制御装置１００，２００は、前記ブリッピング処理を行うことによって入力軸回転数Ｎｉが目標範囲の上限値を上回った場合に、エンジン１をトルクダウンさせることによりエンジン回転数Ｎｅを速やかに低下させてから、摩擦クラッチ２を微継合させることにより入力軸回転数Ｎｉを低下させながらエンジン回転数Ｎｅを上昇させて、それら両方を前記目標範囲に収める補正処理を実行する。 - 特許庁 - To quickly increase the rotation speed of a power source to the rotation speed of the input shaft of an automatic transmission after down shift and inhibit increase in time taken for the difference between the rotation speeds of the power source and the input shaft to be once increased and decreased to a value at the time when the automatic transmission is not shifted, when a step variable transmission is down shifted as a predetermined major driving force is requested.
所定の大駆動力要求によって有段の自動変速機をダウンシフトする際に、動力源の回転速度をダウンシフト後の自動変速機の入力軸の回転速度まで迅速に上昇させると共に動力源の回転速度と入力軸の回転速度との差が一旦大きくなってから自動変速機の変速を行なっていないときの値まで小さくなるのに要する時間が長くなるのを抑制する。 - 特許庁 - In a chopper-type voltage comparator 1 which compares sampled input voltage VAIN with ramp voltage VRAMP which is changing with lapse of time, bias voltage VBIAS comes to a specified voltage value which brings itself into comparative action state, when the bias voltage VBIAS changes, according to the above ramp voltage VRAMP, and the ramp voltage VRAMP and the input voltage VAIN become equal.
サンプリングした入力電圧Ｖ_AINと、時間と共に変化するランプ電圧Ｖ_RAMPとを比較するチョッパ型電圧比較器１において、上記ランプ電圧Ｖ_RA_MPに従ってバイアス電圧Ｖ_BIASが変化し、該ランプ電圧Ｖ_RAMPと上記入力電圧Ｖ__AINとが概略等しくなるときに、上記バイアス電圧Ｖ_BIASが、上記チョッパ型電圧比較器１を比較動作状態に至らしめる所定電圧値になることを特徴とするチョッパ型電圧比較器１による。 - 特許庁 - A threshold element circuit is applied to the reconstructable integrated circuit, makes configuration data constituting logical function multivalued multibit representation of a binary variable, reduces the number of threshold elements by using differential operation about an input state, and has, that is, a terminal connected to an electric potential whose value is fixed during performing function in an input terminal of a threshold element circuit of a second stage.
再構成可能集積回路に適用されるしきい素子回路について、論理関数機能を構成する構成データを２値変数の多ビット表現によって多値化し、また、入力状態に関する差分演算機能を用いることによって、しきい素子数を低減する回路であり、つまり、２段目のしきい素子回路の入力端子に、関数機能を実行する期間中に値が固定されている電位に接続される端子を有する回路である。 - 特許庁 - The cipher strength evaluation device 100 calculates a computational complexity needed to find the value of a secret key by solving the attack equation including a function taking as input, a ciphertext ciphered according to the common key block cipher and a secret key used to cipher a plaintext, or evaluates the cipher strength of the common key block cipher by finding the value of the secret key by solving the attack equation.
本発明に係る暗号強度評価装置１００は、共通鍵ブロック暗号にしたがって暗号化された暗号文、及び平文を暗号化する際に用いた秘密の鍵を入力とする関数を含む攻撃方程式を解いて秘密の鍵の値を求めるために必要となる演算量を算出する、または攻撃方程式を解いて秘密の鍵の値を求めることによって共通鍵ブロック暗号の暗号強度を評価する。 - 特許庁 - In a power supply, a constant voltage circuit 11 outputs a constant voltage by switching an input voltage Vin and the output level of the constant voltage circuit 11 is digitized by an A/D converter 12, an arithmetic circuit 13 periodically operates the control value of switching for stabilized output based on the data of output level, and a PWM circuit 17 controls the on/off-period of switching based on that control value.
定電圧回路１１で入力電圧Ｖinをスイッチング処理によって定電圧出力する電源装置であり、定電圧回路１１の出力レベルをＡ／Ｄコンバータ１２でデジタル化し、演算処理回路１３にて出力レベルのデータに基づいて定期的に安定化出力のためのスイッチング処理の制御値を演算し、ＰＷＭ回路１７にてその制御値に基づいてスイッチング処理のオン・オフ期間を制御する。 - 特許庁 - When both absolute values of input/output restrictions Win, Wout of a battery are equal to or below a threshold value Wref (S110), a charge and discharge current square mean Iave is calculated as a mean value of square values of charge and discharge currents Ib of the battery (S115).
バッテリの入出力制限Ｗｉｎ，Ｗｏｕｔの絶対値が共に閾値Ｗｒｅｆ以下であるときには（Ｓ１１０）、バッテリの充放電電流Ｉｂの二乗値の平均値としての充放電電流二乗平均Ｉａｖｅを計算し（Ｓ１１５）、計算した充放電電流二乗平均Ｉａｖｅが閾値Ｉｒｅｆより大きく且つ電池温度Ｔｂが閾値Ｔｂｒｅｆより高いときに（Ｓ１２０，Ｓ１３０）、駆動装置に異常が生じていると判定する（Ｓ１４０）。 - 特許庁 - Concerning this timing verification method, when a PLL circuit exists on a clock path formed between a clock supply terminal for supplying a first clock designated as a verification object and the clock input terminal of an FF set at the terminal as a verification object, a second terminal clock delay value is found on the basis of a first terminal clock delay value DCE1, the jitter of the PLL and an stationary phase error.
開示されるタイミング検証方法は、検証対象として指定された第１のクロックを供給するクロック供給端と検証対象として終点に設定されたＦＦのクロック入力端子との間に形成されたクロック・パス上にＰＬＬ回路が存在する場合には、第１終点クロック遅延値ＤＣＥ１と、終点ループ遅延値と、ＰＬＬにおけるジッタ及び定常位相誤差とに基づいて、第２終点クロック遅延値を求める。 - 特許庁 - A CPU 41 displays a testing image in a testing mode, gradually increases the output of a color applied to the testing image on the basis of an instruction signal input by a user, acquires a rising value when a testing user can recognize a boundary between a predetermined color bars while watching the testing image and performs processing for highlighting the output of the color in image display on the basis of the acquired rising value.
ＣＰＵ４１は、検査モードにおいて検査用画面を表示させ、ユーザが入力する指示信号に基づいて検査用画面にかかる色の出力を段階的に上昇させていくとともに、、検査用画面を見ながら検査を行なうユーザが所定のカラーバー間の境界が認識できるようになったときの上昇値を取得し、同取得した上昇値に基づいて、画像表示における上記色の出色を強調する処理を行う。 - 特許庁 - By breaking down the annual average growth rate in real value added of Japanese service sector over the four years from 2001 to 2004,19 into contribution of the increase in labor input (considering labor quality in addition to the number of employers and the total working hours) and that of labor productivity, it is clear that only three industries achieved the real value added growth by raising labor productivity: financial intermediation, communications, and real estate (Figure 3-3-6).
我が国サービス産業の実質付加価値の2001 年から2004 年まで4 年間の年平均上昇率を、労働投入量（被雇用者数、総労働時間に加えて労働の質を考慮）増加の寄与と労働生産性上昇の寄与に分解すると、労働生産性を上昇させることによって、実質付加価値の上昇を実現している業種は、金融仲介業、通信業、不動産業の3 業種のみであることがわかる（第3-3-6図）。 - 経済産業省 - The total ink method is a lossless, black generation method traditionally used for total ink restriction by generating compensated target device contone image data in which colorant applied to the media is limited based on a total ink constraint by providing a one-to-one mapping between each possible input contone image data value and each possible compensated target device contone image data value, using a bijective function, for example.
補償されたターゲットデバイスコントーン・イメージデータを発生させる、トータルインキ制限に伝統的に使用されている損失のない黒色発生法であって、媒体に付着される着色剤が、例えば全単射関数を用いて、可能な各入力コントーン・イメージデータ値と可能な各補償されたターゲットデバイスコントーン・イメージデータ値との間に１対１マッピングを形成することにより、トータルインキ拘束に基いて制限される黒色発生法を改良する。 - 特許庁 - This circuit is provided with a normal circuit for performing a scan test, a BIST control circuit having a mode 1 in which operation is automatically stopped after writing a pattern in the memory and a mode 2 in which a value written from the memory is read and compared with the prescribed expected value, and a memory write prohibiting circuit fixing an input signal to the memory while the normal circuit is in a scan test.
スキャンテスト可能な通常回路と、前記通常回路に接続されるメモリとを有する半導体回路において、前記メモリにパターンを書き込みして自動に停止するモード１と前記メモリから書き込んだ値を読み出して所定の期待値と比較するモード２とを有するＢＩＳＴ制御回路と、通常回路がスキャンテストにある間、前記メモリへの入力信号を固定するメモリ書込禁止回路と、を備える構成とした。 - 特許庁 - Then, a texture converting part 42 extracts a partial image as the image of the characteristic section from the input image by using the gate image, and converts the partial image into texture information such as statistical information expressing the statistical features of the pixel values of the partial image or pixel value dependence information depending on only the pixel values of the partial image.
テクスチャ変換部４２は、ゲート画像を用いて、入力画像から特徴的な部分の画像である部分画像を抽出し、部分画像を、その部分画像の画素値の統計的な性質を表す統計情報、あるいは部分画像の画素値のみに依存する画素値依存情報というべきテクスチャ情報に変換する。 - 特許庁
