「instruction fetch sequence」を含む例文一覧(2)

  • The sub system 62 is provided with a branch cache register file 76 for storing an instruction OP code corresponding to the sequence of the fetch address starting from a reference address.
    サブシステム62は、基準番地から始まるフェッチ番地のシーケンスに対応する命令オプコードを記憶するための分岐キャッシュ・レジスタ・ファイル76を含む。 - 特許庁
  • When information showing that the value of the register is not to be retreated is set in the predetermined register within the register file 115, an interrupt control part 117 causes an instruction fetching part 102 to fetch an instruction code corresponding to the interrupt routine without causing the value of the register to be retreated during the execution of an interrupt sequence.
    割込み制御部117は、レジスタの値を退避しないことを示す情報がレジスタファイル115内の所定レジスタに設定されている場合には、割込みシーケンス実行中にレジスタの値を退避せずに命令フェッチ部102に割込みルーチンに対応する命令コードをフェッチさせる。 - 特許庁

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.