「instruction processor」を含む例文一覧(1314)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 26 27 次へ＞- INFORMATION PROCESSOR, REMOTE INSTRUCTION SYSTEM, AND PROGRAM
情報処理装置、遠隔指示システム及びプログラム - 特許庁 - INFORMATION PROCESSOR AND INFORMATION PROCESSING INSTRUCTION STRING
情報処理装置及び情報処理命令列 - 特許庁 - VECTOR PROCESSOR AND ITS INSTRUCTION ISSUING METHOD
ベクトル処理装置およびその命令発行方法 - 特許庁 - INFORMATION PROCESSOR AND STORE INSTRUCTION CONTROL METHOD
情報処理装置及びストア命令制御方法 - 特許庁 - COMMUNICATION INSTRUCTION RESULT OF PROCESSOR AND COMPILING METHOD FOR PROCESSOR
プロセッサにおける通信命令結果及びプロセッサのためのコンパイル方法 - 特許庁 - PROCESSOR AND METHOD FOR SCHEDULING INSTRUCTION OPERATION IN PROCESSOR
プロセッサ、およびプロセッサにおいて命令演算をスケジューリングするための方法 - 特許庁 - This data processor receives an instruction described by a first instruction format and an instruction described by a second instruction format.
データ処理装置は、第１命令フォーマットで記述される命令、及び第２命令フォーマットで記述される命令を受ける。 - 特許庁 - INFORMATION PROCESSOR AND INSTRUCTION FETCH CONTROL METHOD
情報処理装置及び命令フェッチ制御方法 - 特許庁 - METHOD, PROCESSOR AND SYSTEM FOR EXECUTING LOAD INSTRUCTION
ロード命令を実行する方法、プロセッサ、およびシステム - 特許庁 - TRANSFER MECHANISM OF INSTRUCTION DATA IN PIPELINE PROCESSOR
パイプラインプロセッサにおける命令データの転送メカニズム - 特許庁 - TEST INSTRUCTION STRING CREATION SYSTEM FOR INFORMATION PROCESSOR
情報処理装置の試験命令列生成方式 - 特許庁 - HANDLING OF COPROCESSOR INSTRUCTION IN DATA PROCESSOR
データ処理装置内でのコプロセッサ命令の取り扱い - 特許庁 - ARITHMETIC PROCESSOR AND INSTRUCTION ORDER CONTROL METHOD
演算処理装置及び命令順序制御方法 - 特許庁 - VLIW TYPE PROCESSOR AND INSTRUCTION ISSUE METHOD
ＶＬＩＷ型プロセッサおよび命令発行方法 - 特許庁 - The other instruction processor for receiving the data receives the data in response to a load instruction.
データを受け取る他の命令プロセッサは、ロード命令によりそのデータを受け取る。 - 特許庁 - INSTRUCTION TRANSLATOR AND INSTRUCTION MEMORY WITH TRANSLATOR AND DATA PROCESSOR USING THE SAME
命令トランスレータ、トランスレータ付命令メモリおよびそれらを用いたデータ処理装置 - 特許庁 - SERVICE PROCESSOR, SYSTEM, AND INSTRUCTION INFORMATION GENERATION DEVICE
サービス処理装置、システム及び指示情報生成装置 - 特許庁 - PARALLEL PROCESSOR, INSTRUCTION RETRY METHOD, AND PROGRAM
並列処理装置、命令再試行方法、およびプログラム - 特許庁 - PROCESSOR AND DEBUGGING APPARATUS CORRESPONDING TO PARALLEL INSTRUCTION EXECUTION
プロセッサ、及び並列命令実行対応デバッグ装置 - 特許庁 - MULTISCALAR EXPANSION TO SIMD INSTRUCTION SET PROCESSOR
ＳＩＭＤ命令セットプロセッサに対するマルチスカラ拡張 - 特許庁 - PROCESSOR CAPABLE OF EXECUTING SOFTWARE SHORT OF SYNCHRONIZATION INSTRUCTION
同期命令の不足したソフトウエアを実行可能なプロセッサ - 特許庁 - REMOTE INSTRUCTION SYSTEM, INFORMATION PROCESSOR, AND CONTROL PROGRAM
遠隔指示システム、情報処理装置及び制御プログラム - 特許庁 - PROCESSOR, MEMORY DEVICE, PROCESSING DEVICE, AND INSTRUCTION PROCESSING METHOD
プロセッサ、メモリ装置、処理装置及び命令の処理方法 - 特許庁 - METHOD AND SYSTEM FOR BUFFERING INSTRUCTION BY PROCESSOR
プロセッサにおいて命令をバッファリングする方法およびシステム - 特許庁 - INFORMATION PROCESSOR, PROGRAM, AND INSTRUCTION SEQUENCE GENERATION METHOD
情報処理装置，プログラム，及び命令列生成方法 - 特許庁 - This parallel execution processor 100 fetches instruction data.
並列実行プロセッサ１００は、命令データをフェッチする。 - 特許庁 - METHOD FOR SETTING INSTRUCTION USE AUTHORITY FOR INFORMATION PROCESSOR AND INFORMATION PROCESSOR
情報処理装置の命令使用権限設定方法及び情報処理装置 - 特許庁 - INFORMATION PROCESSOR, JOB PROCESSOR, INSTRUCTION DATA PREPARATION DEVICE, AND SIGNATURE PROXY DEVICE
情報処理装置、ジョブ処理装置、指示データ作成装置及び署名プロキシ装置 - 特許庁 - An information processor 1 includes: an instruction fetch part 11; an instruction buffer 12; an instruction execution part 13; and an instruction fetch control part 18.
情報処理装置１は、命令フェッチ部１１、命令バッファ１２、命令実行部１３、及び命令フェッチ制御部１８を有する。 - 特許庁 - A predecoder of a variable-instruction-length processor displays an attribute of an instruction with predecode bits stored in an instruction cache together with the instruction.
可変命令長プロセッサにおけるプリデコーダは、命令と共に命令キャッシュに格納されたプリデコードビットで命令の属性を表示する。 - 特許庁 - To provide a system LSI by which the power source of an exclusive instruction processor etc., is managed at a high speed by an instruction to be given to a basic instruction processor, and also the operation state, etc., of the exclusive instruction processor is easily grasped from the basic instruction processor.
基本命令プロセッサに与える命令によって専用命令プロセッサの電源管理等が高速に行なえ、また、基本命令プロセッサから簡易に専用命令プロセッサの動作状態等を把握できるシステムＬＳＩを提供することを目的とする。 - 特許庁 - A stream processor includes a programmable main processor MP, and a co-processor CP that executes an extension instruction which is different from a basic instruction executed by the main processor MP.
プログラマブルな基本プロセッサＭＰと、基本プロセッサＭＰが実行する基本命令とは異なる拡張命令を実行するコプロセッサＣＰと、を備えたストリームプロセッサ。 - 特許庁 - RESPONDING METHOD TO USER INSTRUCTION OF INFORMATION PROCESSOR, RECORDING MEDIUM AND INFORMATION PROCESSOR
情報処理装置のユーザ命令応答方法、記録媒体及び情報処理装置 - 特許庁 - To dynamically perform transient processing accompanying a repeat instruction in a VLIW (Very Long Instruction Word) type processor.
ＶＬＩＷ型プロセッサにおけるリピート命令に伴う過渡処理を動的に行う。 - 特許庁 - POINTING DEVICE, EXTERNAL INFORMATION PROCESSOR, INSTRUCTION POSITION SPECIFYING DEVICE AND INSTRUCTION POSITION SPECIFYING METHOD
ポインティング装置、外部情報処理装置、指示位置特定装置、及び指示位置特定方法 - 特許庁 - INFORMATION PROCESSOR, INSTRUCTION EMULATION DEVICE AND INSTRUCTION EMULATION PROCESSING/EXECUTION METHOD
情報処理装置及び命令エミュレーション装置及び命令エミュレーション処理実行方法 - 特許庁 - The secure processor 24 fetches an enciphering instruction from the secure memory 23, decodes and performs that instruction.
セキュアプロセッサ２４は、セキュアメモリ２３から暗号化命令をフェッチし、復号して実行する。 - 特許庁 - MODE-COMMAND CONVERTER AND INSTRUCTION PROCESSOR USING THE SAME
モード／コマンド変換器及びこれを用いた命令処理装置 - 特許庁 - MECHANISM FOR INVALIDATING INSTRUCTION CACHE BLOCK IN PIPE LINE PROCESSOR
パイプラインプロセッサにおける命令キャッシュブロックの無効化メカニズム - 特許庁 - EFFICIENT SUB-INSTRUCTION EMULATION IN VLIW PROCESSOR
ＶＬＩＷプロセッサにおける効率的なサブ命令エミュレーション - 特許庁 - DATA STRUCTURE FOR IMAGE FORMATION INSTRUCTION DATA AND IMAGE PROCESSOR
画像形成指示データのデータ構造及び画像処理装置 - 特許庁 - A processor core 3 is provided with an instruction fetch part 31 and an instruction decoding part 32 to execute pipeline processing of an instruction fetched from an instruction cache 1.
プロセッサコア３は、命令フェッチ部３１および命令デコード部３２を備え、命令キャッシュ１からフェッチした命令のパイプライン処理を行う。 - 特許庁 - To provide a processor and a method for scheduling instruction operations in the processor.
プロセッサおよびプロセッサにおいて命令演算をスケジューリングするための方法を提供する。 - 特許庁 - The processor allows temporary loss of harmonization of an instruction of one pipeline with an instruction of the other instruction.
プロセッサは、１つのパイプラインのインストラクションが一時的に他のパイプラインのインストラクションと調和しなくなることを許容する。 - 特許庁 - To provide a synchronous processor system to which an instruction set of a co-processor or another co-processor can be easily added.
コプロセッサの命令セット又はコプロセッサを容易に追加することができる同期式プロセッサシステムを提供する。 - 特許庁 - This image processor is provided with an FPGA which performs image processing associated with adding/changing functions instead of a processor, and performs exclusive hardware-like processing to be operated in response to an instruction from the processor.
また、ユーザ毎の要望に個別対応する画像処理システムの構築は困難であった。 - 特許庁 - After this, the instruction sequence S1 of the virtual processor is changed to an instruction sequence S2 of a target processor based on architecture information A of the target processor.
このあと、ターゲットプロセッサのアーキテクチャ情報Ａに基づいて、仮想プロセッサの命令シーケンスＳ１をターゲットプロセッサの命令シーケンスＳ２に変更する。 - 特許庁 - The information processor is further provided with a subroutine restoration instruction buffer which stores an instruction sequence at a restoration destination of the subroutine restoration instruction, and saves the instruction sequence stored in the present instruction buffer to the subroutine restoration instruction buffer.
さらに、サブルーチン復帰命令の復帰先の命令列を格納するサブルーチン復帰命令バッファを備え、現命令バッファに格納された命令列をサブルーチン復帰命令バッファに退避する。 - 特許庁 - VECTOR SCATTER INSTRUCTION CONTROL CIRCUIT AND VECTOR TYPE INFORMATION PROCESSOR
ベクトルスキャタ命令制御回路及びベクトル型情報処理装置 - 特許庁 - VECTOR PROCESSING CIRCUIT, INSTRUCTION ISSUE CONTROL METHOD AND PROCESSOR SYSTEM
ベクトル処理回路、命令発行制御方法、及びプロセッサシステム - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
