「integrated data processing」を含む例文一覧(327)
＜前へ 1 2 3 4 5 6 7 次へ＞- If a correlation coefficient of averaged data is small, integrated capacity correction processing 25 adds or subtracts a change portion of the difference of the current integrated value of charge and discharge to the reference capacity XT, relative to the remaining capacity.
そして、積算容量補正処理２５が平均化データの相関係数が小さいときに、残存容量に対して、基準容量ＸＴに対する充電、放電の電流積算値の差の変化分を加算又は減算する。 - 特許庁 - To provide a semiconductor integrated circuit device having a test function capable of testing process operations by use of a various-purpose logic tester when testing the semiconductor integrated circuit device in a semiconductor integrated circuit device for processing a data signal while inputting a data signal in response to a high-speed clock.
本発明は、高速のクロックに対応したデータ信号が入力されるとともに該データ信号を処理する半導体集積回路装置において、該半導体集積回路装置をテストする際に汎用のロジックテスタを使用してその処理動作のテストを行うことが可能なテスト機能を有する半導体集積回路装置を提供することを目的とする。 - 特許庁 - To provide an information processor and a data processing method, allowing stabilization of communication between the information processor having a reader/writer function and an information processing terminal mounted with a non-contact type IC (Integrated Circuit) chip.
リーダ／ライタ機能を備える情報処理装置と非接触式ＩＣチップを搭載した情報処理端末との間における通信を安定化することが可能な情報処理装置、およびデータ処理方法を提供する。 - 特許庁 - To provide a semiconductor integrated circuit device that increases protection performance about data processing procedures and processed data by making it difficult to reproduce data through the observation of a consumed current waveform, without increasing consumed current unduly.
消費電流を不必要に増大させることなく、消費電流波形を観測することによるデータの再生を困難にして、データ処理の手順や処理されるデータの保護性能を向上させた半導体集積回路装置を提供する。 - 特許庁 - (N) integrated data obtained with respect to the same measuring period are averaged to calculate average value data and the average value data during a plurality of the measuring periods set so as to cover the period from the start of discharge to the completion thereof is subjected to data interpolation processing to obtain a continuous waveform.
同一の測定期間に対して得られたｎ個の積分データを平均して平均値データを求め、放電開始から終了までの期間をカバーするように設定した複数の測定期間毎の平均値データをデータ補間処理することで連続波形を得る。 - 特許庁 - A signal of a texture component obtained by removing a signal of the structure component from the original signal is subjected to coding processing based on texture analysis (S16), and coded data by the waveform coding processing and coded data by the texture analysis are integrated to a coded stream.
また，原信号から構造成分の信号を取り除いたテクスチャ成分の信号については，テクスチャ分析に基づく符号化処理を行い（Ｓ１６），波形符号化処理による符号化データとテクスチャ分析による符号化データを符号化ストリームに統合する。 - 特許庁 - A selector 13 or the like to enter input data to the integrated circuit 10 for image processing to a compression circuit 15 is attached to the integrated circuit 10 for image processing of a type provided with a CMYK color conversion circuit 14 for carrying out color conversion processing and the compression circuit 15 to apply compression processing to an output of the CMYK color conversion circuit 14.
色変換処理を行うためのＣＭＹＫ色変換回路１４と、そのＣＭＹＫ色変換回路１４の出力に対して圧縮処理を行うための圧縮回路１５とを備えるタイプの画像処理用集積回路１０に、画像処理用集積回路１０への入力データを圧縮回路１５へ入力するためのセレクタ１３等を付加しておく。 - 特許庁 - On the basis of the data above, the assignment processing by which the chapter division is easily recognized, that is, an assignment where an object image for the chapter division is assigned to the head area of the designated side (front/rear) to generate the integrated image data for the unit page is conducted.
これらのデータを基に章区切りが認識し易い割付処理、つまり章区切りの対象画像を指定した面（表／裏）の先頭領域に割付け単位ページの集約画像データを作る。 - 特許庁 - This aligning method of semiconductor integrated circuit includes a step by which aligning pattern data per a specified unit area is extracted from aligning pattern data inputted in an aligning device, and the aligning pattern data extracted and a dummy pattern data for every specified unit area are merged and the aligning processing of the aligning pattern data and the dummy pattern data merged is executed for every area.
露光装置に入力した露光パターンデータから所定の単位領域毎の露光パターンデータを抽出し、抽出した露光パターンデータと、所定の単位領域毎のダミーパターンデータとをマージし、マージした露光パターンデータとダミーパターンデータとを単位領域毎に露光処理するステップとを有することを特徴とする半導体集積回路の露光方法。 - 特許庁 - The integrated circuit 20 for printer control is equipped with an image processing circuit 22 for forming the data used for printing, a built-in CPU for controlling the image processing circuit 22 and a microcomputer for debugging 23 capable of accessing two or more resisters in the image processing circuit 22.
プリンタ制御用ＩＣ２０を、印刷に使用するデータを生成するための画像処理回路２２と、画像処理回路２２を制御する内蔵ＣＰＵと、画像処理回路２２内の複数のレジスタにアクセス可能なデバッグ用マイコン２３とを備えた回路としておく。 - 特許庁 - A data processing system on an integrated circuit 42 having a microprocessor 1 and pieces of peripheral equipment 60 and 61 is provided with an emulation unit 50 capable of realizing the debug and emulation of the integrated circuit 42 when this emulation unit 50 is connected to an outside test system 51.
マイクロプロセッサ１及び周辺装置６０、６１を有する集積回路４２上のデータ処理システムには、外部テストシステム５１に接続するときに集積回路４２のデバッグ及びエミュレーションを可能にするエミュレーションユニット５０が設けられる。 - 特許庁 - The display part 5d can display the travel distance, and the control means 3a, 5a calculate an integrated data indicating the travel distance under storage processing, and make the travel distance under the storage processing displayed on the display part 5d, when starting the storage of the vehicular information data.
表示部５ｄは、走行距離を表示可能であり、制御手段３ａ，５ａは、前記車両情報データの記憶を開始させると、記憶処理中の走行距離を示す積算データを算出して表示部５ｄにこの記憶処理中の走行距離を表示させてなる。 - 特許庁 - In this semiconductor integrated circuit device 1, a first bus B1 used in the processing of the CPU 2 and a third bus B3 used in data transferring processing by a RAM-FIFO unit 3 are connected through bus bridges BB1, BB2.
半導体集積回路装置１には、ＣＰＵ２の処理に用いられる第１バスＢ１と、ＲＡＭ−ＦＩＦＯユニット３などのデータ転送処理に用いられる第３バスＢ３とは、バスブリッジＢＢ１，ＢＢ２を介して接続されている。 - 特許庁 - That is, a series of processing to apply the set data to the respective functional blocks of an integrated circuit 100 is automatically executed only when a start signal STA is applied from the host computer 200.
すなわち、集積回路１００の各機能ブロックに設定データを与える一連の処理が、ホストコンピュータ２００からスタート信号ＳＴＡを与えるだけで自動的に実行される。 - 特許庁 - To propose a pertinent method that can shorten the time for accessing an integrated circuit for processing image data set including pixels and in particular a memory, and can reduce clutter in a pass band.
ピクセルを含む画像のデータ・セットを処理する集積回路、および特にメモリへのアクセス時間を短縮して、通過帯域のクラッタを減少できる関連する方法を提案すること。 - 特許庁 - To provide a semiconductor integrated circuit, capable of efficiently performing writing to a frame memory or reading from the frame memory while performing processing such as enlargement or rotation of image data.
画像データの拡大や回転などの処理を行いながら、フレームメモリへの書き込みやフレームメモリからの読み出しを効率よく実行できる半導体集積回路を提供する。 - 特許庁 - In the computer system of a contact center 40 or an IDC 30, processing for feeding supply articles to a target client 10 is performed by using data on a prepared integrated client DB 60.
コンタクトセンタ４０またはＩＤＣ３０のコンピュータシステムは、用意された統合顧客ＤＢ６０のデータを用いて対象の顧客１０におけるサプライ品の供給に関する処理を行う。 - 特許庁 - The respective side processing parts 12 and 13 extract an acceleration component of a prescribed frequency band from the respective acceleration signals GR and GL to be integrated in a prescribed period to calculate respective reference data.
各側部処理部１２，１３は、各加速度信号Ｇ_R，Ｇ_Lから所定の周波数帯域の加速度成分を抽出し、所定期間で積分して各基準データを算出する。 - 特許庁 - The integrated circuit comprises an external memory, a plurality of parallel connected Vector Processing Engines (VPEs), and an External Memory Unit (EMU) providing a data transfer path between the VPEs and the external memory.
集積回路は、外部メモリと、複数の並列接続ベクトル処理エンジン（ＶＰＥ）と、ＶＰＥ及び外部メモリの間にデータ転送パスを与える外部メモリ装置（ＥＭＵ）とを備える。 - 特許庁 - A computer system at a contact center 40 or IDC 30 performs operation processing for the full-support services to an object customer 10 by using data in a prepared integrated customer DB 60.
コンタクトセンタ４０またはＩＤＣ３０のコンピュータシステムは、用意された統合顧客ＤＢ６０のデータを用いて対象の顧客１０に対するフルサポートサービスの運用処理を行う。 - 特許庁 - An output processing means 13 stores and manages the transferred frame, dynamically sets a frame band ratio and transmits the voice frame, the data frame and the integrated frame over a line.
出力処理手段１３は、転送されたフレームを格納して管理し、フレームの帯域比率を動的に設定して、音声フレーム、データフレーム、統合フレームを回線上から伝送する。 - 特許庁 - An integrated circuit 120 is provided with a function for reproducing data (stored information) stored in a DVD 101 and a function for processing Internet information (external information) acquired through a MO DEM 114.
集積回路１２０は、ＤＶＤ１０１の再生データ（蓄積情報）を処理する機能及びモデム１１４を通じて取得されたインターネット情報（外部情報）を処理する機能を備える。 - 特許庁 - To provide a data processing circuit capable of eliminating the necessity of previously executing pixel format conversion or color conversion at a transfer source of image data and thus reducing a burden on the transfer source, to provide an integrated circuit apparatus, and to provide electronic equipment.
画像データの転送元であらかじめ画素フォーマット変換や色変換を行う必要がなく、そのため転送元の負荷を低減することができるデータ処理回路、集積回路装置及び電子機器を提供すること。 - 特許庁 - If a given input signal is present from an inputting part, the file information editing part 42, according to the input signal, executes an attachment command 43 for writing raster data file information in the RV integrated file into vector data file information, to thereby execute special processing for adding the raster data file information to vector data.
このファイル情報編集部４２では、入力部からの所定の入力信号がある場合には、その入力信号に基づき、ＲＶ統合ファイル内のラスタデータファイル情報をベクタデータファイル情報内に書き込むアタッチコマンド４３を実行してベクタデータにラスタデータのファイル情報を付加する特別処理を施す。 - 特許庁 - The present invention relates to a semiconductor cell which is provided to a semiconductor chip having a semiconductor integrated circuit, and displays a reversion number of photomask data obtained by arithmetically processing the layout layer data representing a layout of the semiconductor integrated circuit, the semiconductor cell being characterized in displaying information associated with individual revision numbers of the plurality of layout layer data constituting the photomask, and further in being electrically isolated from the semiconductor integrated circuit.
本発明は、半導体集積回路を有する半導体チップに設けられ、前記半導体集積回路のレイアウトを表現するレイアウトレイヤデータを演算処理して得られたフォトマスクデータの改版数を表示する半導体セルであって、フォトマスクを構成する複数のレイアウトレイヤデータにおける個々の改定数に係る情報を表示し、更に、前記半導体集積回路と電気的に分離されたことを特徴とする半導体セルである。 - 特許庁 - Clustering processing is executed for sample data belonging to the same category of multivariant data, whereby the data are classified to a plurality of clusters, and the classification rule is derived as an integrated rule of each classification rule between clusters for the classified clusters.
本発明にかかる装置によれば、多変量データの同一のカテゴリに属する標本データについてクラスタリング処理を実行することにより複数のクラスタに分類し、分類された複数のクラスタについて、各クラスタ間の分類規則の統合規則として、分類規則を導出する。 - 特許庁 - In the inspecting-monitoring equipment 1 for the printing machine, image data picked up by an image pickup part 21A and integrated in a first number of times in an integration memory 23 by an integrator 22 are compared with reference image data for fault inspection stored by a data processing part 31, so as to detect the fault of printing.
印刷機用検査監視装置１では、撮像部２１Ａが撮像して積算器２２が積算メモリ２３に第１回数積算した画像データと、データ処理部３１が記憶する欠陥検査用の基準画像データと、を比較して印刷の欠陥を検出する。 - 特許庁 - The semiconductor integrated circuit device includes: a voice synthesis processing section for synthesizing voice corresponding to a text data based on a command and the text data stored in a storage section, and outputting it to outside; and a control section for controlling timing when the command and the text data are transferred to the voice synthesis processing section.
半導体集積回路装置は、記憶部に格納されたコマンド及びテキストデータに基づいて、テキストデータに対応する音声を合成して外部に出力する音声合成処理部と、音声合成処理開始制御信号に基づいて、コマンド及びテキストデータを音声合成処理部に転送するタイミングを制御する制御部とを含む。 - 特許庁 - Regarding each color component of image data on which halftone processing has been performed, image attribute is determined such as whether it is a continuous gradation image or not, whether it is a pattern image or not, and the like, and attributes are integrated to set an interpolation processing determination flag (S1003).
ハーフトーン処理された画像データの各色成分について、連続階調画像であるか否かと、パターン画像であるか否かなどの画像の属性判定が行われ、属性を綜合して補間処理判定フラグがセットされる（Ｓ１００３）。 - 特許庁 - A hereditary processor is provided with a generation section for generating a new converter by hereditary processing, from at least one converter having at least one processing component for processing input data, and for outputting a processing result as output data; and a setting section for setting the introduction probability that each of a plurality of processing components which be integrated into at least one converter is introduced to a new converter.
入力データを処理して処理結果を出力データとして出力する少なくとも１つの処理部品を有する少なくとも１つの変換器から、遺伝的処理により新たな変換器を生成する生成部と、少なくとも１つの変換器に組み込むことができる複数の処理部品のそれぞれについて、新たな変換器に導入される導入確率を設定する設定部と、を備える遺伝的処理装置を提供する。 - 特許庁 - When this comparison results in non-coincidence and the error is detected, an encryption processing circuit 42 encrypts the secret information data and the secret CRC data by using a secret key stored in a secret key register 41 and outputs them outside the semiconductor integrated circuit.
比較結果が不一致でありエラーが検出された場合、暗号処理回路４２は、機密情報データと機密ＣＲＣデータを秘密鍵レジスタ４１に格納された秘密鍵を用いて暗号化し、半導体集積回路外部に出力する。 - 特許庁 - The semiconductor integrated circuit has an external output buffer (53), a latch circuit (90) which latches data to be output from the external output buffer synchronously with an external clock signal (100), and a processing circuit (20) of data to be latched into the latch circuit.
半導体集積回路は、外部出力バッファ（５３）と、前記外部出力バッファから出力すべきデータを外部クロック信号（１００）に同期してラッチするラッチ回路（９０）と、前記ラッチ回路にラッチすべきデータの処理回路（２０）とを有する。 - 特許庁 - The tag device is so described that data signals are received, processed and/or transmitted by an integrated electronic data processing circuit formed on a nearly plane type substrate main body and at least two electrodes constituted on the plane substrate main body.
タグ装置は、ほぼ平面状の基板本体に形成された集積電子データ処理回路と平面状基板本体上に構成された少なくとも２つの電極によりデータ信号の受信、処理および／または送信を行うよう記載されている。 - 特許庁 - Data processing such as quantitative correction calculation by an ROI (Region Of Interest) integrated value and fitting is performed based on the spectrum, and surface distribution of the analysis parameter such as determined X-ray intensity and composition information is displayed.
そのスペクトルに基づいてＲＯＩ 積算値やフィッティングによる定量補正計算等のデータ処理を行ない、求められたＸ線強度や組成情報等の分析パラメータの面分布を表示する。 - 特許庁 - Further, the corresponding correction factor is integrated with respect to each of the pixel values of the original image data to execute correction processing for increasing the contrast between the diagnostic effective component and the diagnostic non-effective component.
また、元の画像データの各画素値に対して、対応する補正係数を積算し、診断有効成分と診断非有効成分との間のコントラストを大きくするための補正処理を実行する。 - 特許庁 - An information service, including the accounting procedure of taxi fare, is processed by setting up a Web site, which controls taxi driving, controlling and processing the taxi driving data, and linking an integrated accounting system on the Web.
ネットワーク上で、タクシーの運行管理を行うウェブサイトを開設し、タクシー運行データを管理・加工し、ウェブ上の総合会計システムとリンクすることにより、タクシー会計処理を含む情報サービスを行なう。 - 特許庁 - This ASIC (Application Specific Integrated Circuit) 1 is mounted with one error detection circuit Ek, and the error detection circuit Ek performs error detection of the plurality of function modules Ma-Mj performed with serial connection to sequentially perform data processing.
ＡＳＩＣ１は、１つのエラー検出回路Ｅｋを搭載して、エラー検出回路Ｅｋが、シリアル接続されて順次データ処理する複数の機能モジュールＭａ〜Ｍｊのエラー検出を行う。 - 特許庁 - To provide a layout structure for a semiconductor integrated circuit, which can prevent thinning or disconnection of metal wiring near a cell boundary line without being accompanied by increase in the data volume or processing time for OPC correction.
ＯＰＣ補正のデータ量や処理時間の増大を伴うことなく、セル境界線に近いメタル配線の細りや断線を防止可能な半導体集積回路のレイアウト構造を提供する。 - 特許庁 - The composite type image forming apparatus in which apparatuses 200, 400 performing image processing of image data are integrated comprises a host computer 600, the apparatus, and a general-purpose bus 20 for interconnecting the host computer and the apparatus.
画像データの画像処理を対象とする機器２００，４００を統合する複合型画像形成装置が、ホストコンピータ６００と、機器と、ホストコンピュータと機器とが接続される汎用バス２０とからなる。 - 特許庁 - The integrated jurisdiction station 11 has a computer 12 performing arithmetic processing of dispatch time data (a) of the mail truck delivering the mail from the specific post office A, and outputting them to the specific post office A.
統合管轄局１１は、特定郵便局Ａから郵便物を配送する郵便車の差し立て時間データａを演算処理して特定郵便局Ａへ出力するコンピュータ１２を備える。 - 特許庁 - Accordingly, the processing steps performed in the case of initial starting are jumped when the engine is restarted after the automatic stop thereof, and consequently, the integrated data to be used for thermostat discrimination and the like don't need to be initialized.
これにより、エンジン自動停止後の再始動時は、初期始動時に実行する処理ステップをジャンプするので、サーモスタット正否判別などに用いるための積算データが初期化されずに済む。 - 特許庁 - Trigger input for triggering power cutoff or power input includes a signal to an external pin, a signal generated in the integrated circuit 2, a special data processing instruction or other inputs.
電力切断または電力投入をトリガするトリガ入力は、外部ピンへの信号、集積回路２の内部で生成される信号、特別なデータ処理命令あるいはその他の入力を含む。 - 特許庁 - To provide a layout creation device and layout creation method of a semiconductor integrated circuit for changing the process of layout verification processing for verifying a plurality of layered layout data as necessary, and for reducing the labor of layout verification processing, and for improving the quality of layout data based on a manufacturing process for manufacturing a semiconductor device with a multi-layered structure.
多層構造の半導体装置を製造する製造プロセスに基づいて、複数層のレイアウトデータを検証するレイアウト検証処理のプロセスを適宜変更し、レイアウト検証処理の負担を軽減し、レイアウトデータの品質を向上させる半導体集積回路のレイアウト作成装置及びレイアウト作成方法を提供する。 - 特許庁 - A memory controller 105 that applies write control to a nonvolatile memory 211 is integrated on a data bus 108 of a microcomputer integrated circuit 101 that conducts information compression processing and accesses directly the nonvolatile memory 211 not via a conventional port from the data bus 108 to attain quick memory access.
情報圧縮処理を行なうマイクロコンピューター集積回路１０１に不揮発性メモリー２１１の書き込み制御を行なうメモリーコントローラ１０５をマイクロコンピューター集積回路１０１のデータバス１０８上に集積し、データバス１０８から汎用ポートを介することなく直接不揮発性メモリー２１１にアクセスする構成とすることでメモリーアクセスの高速化を可能とする。 - 特許庁 - To provide a semiconductor integrated circuit in which the timing of the exchange of data between a memory and a logic part is optimized, operation performance and operation speed are improved, while current consumption is reduced, in the semiconductor integrated circuit in which the memory and the logic part are formed on a single semiconductor chip and a plurality of data processing are simultaneously carried out.
メモリ部とロジック部とが単一の半導体チップ上に形成されて複数のデータ処理を同時におこなう半導体集積回路における、メモリ部とロジック部とのデータのやり取りのタイミングが最適化されて、動作性能及び動作速度が向上されるとともに消費電流が軽減される半導体集積回路を提供する。 - 特許庁 - The object detection part is equipped with an integrated data storage memory 43 for integrating received signals in each domain acquired by dividing a scanning range into a prescribed number and storing domain measurement data, a domain measurement data storage memory 44 for storing the domain measurement data in each domain, and a time-series processing device 45 for removing a noise by performing time-series filtering of the domain measurement data.
物体検出部は、走査範囲を所定数に分割した領域毎に受信信号を積算して領域計測データを記憶する積算データ格納メモリ４３と、前記領域計測データを領域毎に記憶する領域計測データ格納メモリ４４と、前記領域計測データを時系列フィルタリングしてノイズを除去する時系列処理装置４５と、を備えている。 - 特許庁 - An advanced parallel data processing system includes the n-number of processing elements [units PE0, PE1, PE2], and the controller sequence processor (SP) [unit 150], and at least one of the PEs is combined with the controller SP, to form a dynamic integrated processor (DP) for supporting two operation modes.
高度並列データ処理システムは、ｎ個の処理要素［ユニットＰＥ０、ＰＥ１、ＰＥ２］及びコントローラシーケンスプロセッサ(ＳＰ)［ユニット１５０］を含み、少なくとも１つのＰＥがコントローラＳＰと組み合わされ、２つの動作モードを支援する動的併合プロセッサ(ＤＰ)を形成する。 - 特許庁 - Thus, the repack processing is preferentially performed for the physical stripes with old generating time, frequency of generating new write to data integrated by repack is suppressed as low and generation of a useless repack processing is prevented.
これにより、生成時刻が古い物理ストライプに対して優先的にリパック処理を行うことができ、リパックでまとめられたデータに対して新たなライトが発生する頻度を低く抑えることが可能となり、無駄な再配置処理の発生を防止することができる。 - 特許庁 - The information processing apparatus includes a reconfigurable integrated circuit that constructs an input/output interface circuit configuration having a common connector capable of being connected to peripherals having a variety of input/output interface circuit arrangement information, the input/output interface circuit configuration accessing from a data processing circuit in the information processing apparatus a variety of communication data input and output to and from a plurality of peripherals via the common connector.
情報処理装置は、各様の入出力インターフェース回路構成情報を備えた周辺機器に接続可能な共通コネクタを有し、複数の周辺機器から該共通コネクタを介して入出力される各様の通信データに、情報処理装置内のデータ処理回路からアクセスする入出力インターフェース回路構成を構築する再構成可能集積回路を備える。 - 特許庁 - The printer integrated managing device 20 outputs the spooled slip image data to a printer 40, monitors a printing processing state of the printer 40 and informs the business base server 10 of the error via a data interface 11 when an error is caused.
プリンタ統合管理装置２０は、プリンタ４０に当該スプールした帳票画像データを出力するとともに、プリンタ４０の印刷処理状況を監視し、エラーが発生したときには、業務基幹サーバ１０にデータインタフェース１１を介してエラーを報知する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
