「integrated method」を含む例文一覧(8526)
＜前へ 1 2 .... 157 158 159 160 161 162 163 164 165 .... 170 171 次へ＞- In a method for forming a circuit board by using a simple mold, an insulating resin member and a conductive circuit pattern, a formation part for a land is filled with cream solder 8, and insulating resin members 4 and 5 and a conductive circuit pattern 2 are integrated simultaneously with the melting of the cream solder 8 to form the land.
簡単な型と絶縁樹脂部材と導電回路パターンで回路基板を形成する方法で、ランドの形成部にクリーム半田８を充填し、絶縁樹脂部材４、５と導電回路パターン２との一体化と同時にクリーム半田８を溶融する方法でランドを形成する。 - 特許庁 - To obtain a highly integrated high-performance element by simplifying the manufacturing process of the element, using an ultra thin hafnium oxide (HfO_2) or ZrO_2 film formed in sol-gel method for the gate insulating film of a transistor which serves as a base in the element and improving the characteristics of the insulating film.
高集積化が著しいシリコン（Si）素子（ULSI）において、ベースとなるトランジスタのゲート絶縁膜にゾルゲル法で作製した酸化ハフニウム（HfO_2）やZrO_2超薄膜を使用し、製造プロセスを簡略化し、かつ絶縁膜特性の向上により、高性能の高集積化素子（ULSI）を実現する。 - 特許庁 - To provide washing liquid and a washing method for removing strongly bonded etching residues remaining after dry etching in a short time, and for preventing copper wiring raw materials or insulating film materials or the like from being oxidized or corroded in the wiring process of a semiconductor element to be used for a semiconcudctor integrated circuit.
本発明は、半導体集積回路に用いられる半導体素子の配線工程における、ドライエッチング後に残存する強固に固着したエッチング残渣を短時間で除去し、かつ、銅配線素材や絶縁膜材料等を酸化または腐食しない洗浄液、および洗浄法を提供する。 - 特許庁 - To enhance reliability in opening and closing a door of FOUT (wafer carrier) and to realize sufficient infitration preventing properties of particles (contaminant fine particles) into inside a processor, thereby obtaining a load port capable of producing an integrated circuit with a high yield, and a FOUT structure, and a production method them.
ＦＯＵＰ（ウェーハキャリア）のドアの開閉信頼性の向上、および処理装置内部へのパーティクル（異物微粒子）の十分な侵入防止性の実現を図ることで高歩留まりで集積回路の生産ができるロードポートならびにＦＯＵＰ構造およびこれらを用いた生産方法を得る。 - 特許庁 - To provide a display drive circuit, a semiconductor integrated circuit, a display panel, and a display drive method which make it possible to broaden the kinds of color tones that can be displayed and increase the degree of freedom in selecting color to be displayed, when LCD, etc., is driven and a color display is carried out with a plurality of gradations.
ＬＣＤ等を駆動して複数の階調でカラー表示を行う際に、表示可能な色調の種類を拡大し、表示される色の選択の自由度を増すことのできる表示駆動回路、半導体集積回路、表示パネル及び表示駆動方法を提供する。 - 特許庁 - By this method, a modified version 114 of 1.2V-hour cell delay library is made; and as to a design 103 of a semiconductor integrated circuit before delay optimization, delay optimization is performed under the condition of electric power supply voltage 1.2V using 1.2V-hour delay specification 104 and the amendment version 114 of 1.2V-hour cell delay library.
１.２Ｖ時セル遅延ライブラリ修正版１１４を作成し、半導体集積回路の遅延最適化前デザイン１０３について、１.２Ｖ時遅延仕様１０４と１.２Ｖ時セル遅延ライブラリ修正版１１４を使用して電源電圧１.２Ｖの条件で遅延最適化を行う。 - 特許庁 - To provide a manufacturing method of a concrete panel capable of reducing the number of processes in the production of the concrete panel and capable of easily forming the side surface of the concrete panel into a desired shape even in a form wherein a side form and a surface form are integrated, and a form structure used therein.
コンクリート板の製造における工程数を削減し、かつ側枠が面型と一体である型枠においてもコンクリート材側面を容易に所望形状に形成することが可能なコンクリート板の製造方法およびそれに用いる型枠構造を提供する。 - 特許庁 - To provide a punch press in which axial centers of an upper and a lower dies are aligned through an axial center holding member, a die set integrated into one body which is attachable and detachable for replace with respect to an upper and a lower die holders, and the axial center removable holding member, and to provide a method of dies mounting.
軸芯保持部材を介して上下の金型の軸芯を一致せしめ、かつ一体化した金型セットを上下の金型ホルダに対して着脱交換でき、かつ上記軸芯保持部材を除去することのできるパンチプレス及び金型装着方法を提供する。 - 特許庁 - To prevent the substrate potential of a substrate bias object circuit from fluctuating at the end of a reset period by a power-on reset function and a semiconductor integrated circuit device from malfunctioning due to latch-up occurrence for a semiconductor device having a substrate bias control method.
基板バイアス制御手法を備えた半導体装置について、パワーオンリセット機能によるリセット期間終了時において基板バイアス対象回路の基板電位が変動し、ラッチアップ発生により半導体集積回路装置が誤動作を起こすのを防ぐことを目的とする。 - 特許庁 - This method allows the substrate 29 with the through electrode having the through electrode 27 comprising a conductive section 8 penetrating the substrate 1 in the thickness direction and a protrusion section 10 which protrudes from one surface of the substrate 1 and is integrated with the conductive section 8 to be manufactured.
この方法により、基板１内をその厚さ方向に貫通する導電部８と、前記基板１の一方の面から突出し、前記導電部８と一体をなす突出部１０とからなる貫通電極２７を有する貫通電極付き基板２９を製造できる。 - 特許庁 - To provide a portable electronic device and imaging method to obtain focused images by integrating the contrasts in the images and taking the images of the maximum or near the maximum in integrated contrasts.
本発明は、撮像画像におけるコントラストの積算値を算出すると共にコントラストの積算値が最大又は最大近傍である画像を取得することで、合焦した状態で撮像された画像を取得する携帯電子機器及び撮像方法を提供することを目的とする。 - 特許庁 - To obtain a document information editing method and an information processor capable of automatically editing in one prescribed format even when the format setting conditions are not designated for each document when electronic documents with nonunified format prepared by plural persons is integrated and edited.
複数の人が作成した書式の統一されていない電子的な文書を統合して編集する際に、書式設定条件を各文書毎に指定しなくても自動的に一つの定められた書式に編集可能な文書情報編集方法及び情報処理装置を得る。 - 特許庁 - Further, a method for making the unresealable and disposable package 10 comprises process of forming a part of the package in a molded component forming the integrated magnifying lens when forming the contact lens package.
さらに、コンタクト・レンズを収容するための再シール不能で廃棄可能なパッケージを作成する方法を提供し、この方法はコンタクト・レンズ・パッケージを成形する時に一体の拡大レンズを形成する成形部品において上記パッケージの一部分を成形する工程により構成されている。 - 特許庁 - The semiconductor device manufacturing method includes the step of polishing a second surface 6 opposite to the first surface 4 of a semiconductor wafer 2 where a plurality of integrated circuits 10 are formed on the first surface 4, and then forming a resin layer 12 on the circumference 8 of the semiconductor wafer 2.
半導体装置の製造方法は、第１の面４に複数の集積回路１０が形成された半導体ウエハ２の、第１の面４とは反対の第２の面６を研削すること、及び、その後、半導体ウエハ２の周縁部８に樹脂層１２を形成すること、を含む。 - 特許庁 - To provide a layout method for a semiconductor integrated circuit, by which the degree of wiring congestion is relaxed by wiring between logic cells using a wiring region that is created by inserting a dummy cell for wiring to secure a wiring channel in a netlist and then arranging the dummy cell for wiring.
ネットリストに配線チャネルを確保するための配線用ダミーセルを挿入し、配線用ダミーセルを配置して生成された配線領域を用いて論理セル間の配線を実行することにより、配線混雑度が緩和された半導体集積回路のレイアウト方法を提供する。 - 特許庁 - The operating system calls an advanced configuration and power interface (ACPI) control method for providing updated system locality information during run time, when the operating system receives the notification, and reflects a change in the distance between the devices in the integrated processing system, after the trigger event has been generated.
この通知を受け取ると、オペレーティングシステムは、ランタイム中に、更新されたシステム局所性情報を提供するアドバンストコンフィグレーションアンドパワーインタフェース（ＡＣＰＩ）制御メソッドを呼び出して、トリガイベント発生後の、統合された処理システム内の装置間の距離の変化を反映する。 - 特許庁 - To provide an integrated circuit element and its manufacturing method for making the surface area of an electrode increased, by forming a capacitor lower electrode in a symmetrically half-cylindrical shape within an intaglio pattern with a small aspect ratio and also for securing a thin filming margin and an etching margin.
縦横比が小さい陰刻パターン内に、キャパシタ下部電極を対称的な半シリンダ型で形成することによって、電極の表面を増加させると同時に、薄膜化限界とエッチングマージンを確保することができる集積回路素子及びその製造方法を提供する。 - 特許庁 - The method includes steps of deleting the hard macro cell from a net list of the integrated circuit and substituting a part connected with the hard macro cell in the net list by an external connecting pin (step 17); and analyzing wiring with respect to the net list after the above step (step 18).
本集積回路の配線解析方法は、集積回路のネットリストからハードマクロセルを削除し、当該ネットリストでの、ハードマクロセルと接続していた部分を外部接続ピンとして置き換える工程（ステップ１７）と、その工程後のネットリストに対して、配線解析を行う工程（ステップ１８）とを備える。 - 特許庁 - The manufacturing method for the optical integrated circuit further includes a step of applying second photoresist on the optical waveguide layer and the first mask, removing the second photoresist from a position corresponding to the end face to the position corresponding to the upper end of the slant face and forming a second mask.
光集積回路の製造方法はさらに、光導波路層及び第１のマスク上に第２のフォトレジストを塗布し、端面に対応する位置から斜面の上端に対応する位置までの第２のフォトレジストを除去して第２のマスクを形成するステップを含んでいる。 - 特許庁 - To provide an editing method for sound data or music data capable of editing from a score being information of a musically high order or an expression corresponding thereto to a sound waveform of a low order by simple and integrated operations in sound data or music data editing work.
音データ又は音楽データ編集作業において、音楽的に上位の情報である譜面、或いは、これに順ずる表現から下位の音波形までを、簡易でかつ統一的な操作により編集を可能とした音データ又は音楽データの編集方法を提供する。 - 特許庁 - A method for designing a semiconductor integrated circuit comprises a step (A) of reading RTL data 21 showing an RTL description of the circuit; and a step (B) of performing logical combination of the RTL description while disposing a gating cell GC to perform clock gating.
本発明に係る半導体集積回路の設計方法は、（Ａ）半導体集積回路のＲＴＬ記述を示すＲＴＬデータ２１を読み込むステップと、（Ｂ）クロックゲーティングを行うゲーティングセルＧＣを設けながら、上記ＲＴＬ記述の論理合成を行うステップと、を有する。 - 特許庁 - To solve a problem in which air bubbles are easily introduced into an application apparatus system in the step of applying a highly viscous resist comparatively thickly in a bump forming step in the method of manufacturing a semiconductor device or a semiconductor integrated circuit device having a comparatively thick bump electrode.
比較的厚いバンプ電極を有する半導体集積回路装置または半導体装置の製造方法におけるバンプ形成工程では、高粘度のレジストを比較的厚く塗布する工程があり、そのような工程では、塗布装置システム中で気泡を導入しやすい。 - 特許庁 - To provide an electrodeposition method for filling an opening such as a trench or a via having a width smaller than about 100 nm, preferably about 70 nm, more preferably about 50 nm, and further preferably about 35 nm specifically in the field of manufacturing a semiconductor integrated circuit (IC) device.
特に半導体集積回路（ＩＣ）デバイス製造の分野において、約１００ｎｍより小さい、好適には約７０ｎｍより小さい、更に好適には約５０ｎｍより小さい、より好適には約３５ｎｍより小さい幅を有するトレンチ、バイアなどの開口部を充填する電着方法を提供する。 - 特許庁 - Then, the photoelectric transducer material is deposited on an optical transparent electrode mounted with a metal oxide, by an electrophoretic electro-deposition method, and an integration structure integrated with the photoelectric transducer material on the metal oxide is formed thereby, to manufacture the solar cell.
次に、前記光電変換素子材料を、電気泳動電着法により、金属酸化物が載置された光透明電極上に堆積させることによって、該金属酸化物上に前記光電変換素子材料が集積化された集積構造体を形成することによって太陽電池が製造される。 - 特許庁 - To provide a method of manufacturing a microchip that easily disposes vents for preventing non-junction without any arrangement and space limitations and can be disposed easily to a channel pattern in a miniaturized and integrated microchip having a complex channel pattern.
複雑な流路パターンを有し、小型化、集積化したマイクロチップにおいて、未接合を防止する脱気孔を配置制限やスペース制限を受けることなく簡易に配置することができ、また流路パターンに適合するように簡易に配置することができるマイクロチップの製造方法を提供すること。 - 特許庁 - To provide a dicing tape-integrated film for a semiconductor back surface allowing an easy detachment when a semiconductor element is picked up with a flip-chip type film for a semiconductor bask surface, thereby improving a production yield, and a method for producing a semiconductor device.
半導体素子をフリップチップ型半導体裏面用フィルムと一体にピックアップする際にも容易に剥離させることができ、これにより製造歩留まりを向上させることが可能なダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法を提供する。 - 特許庁 - To provide a semiconductor integrated circuit with a self-diagnostic circuit and a method of inspection thereof which, in inspecting a frequency-divided signal, inspect not only the frequency thereof but also a first interval length and a second interval length and dispense with an expensive inspection apparatus for generating a signal used for comparison.
分周信号を検査するにあたって、その周波数のみならず第１区間長および第２区間長をも検査し、比較対象に用いる信号を生成する高価な検査装置を必要としない自己診断回路を有する半導体集積回路およびその検査方法を提供する。 - 特許庁 - To provide a nonvolatile semiconductor storage device which seldom brings about a malfunction because the change of an output signal is large, does not need an accurate resistance value generation element and can be integrated in high density because of its simple configuration, and an information recording method for the nonvolatile semiconductor storage device.
出力信号の変化が大きいため誤動作を起こしにくく、高精度な抵抗値発生素子が不要で、構成が単純であるため高密度に集積することが可能な不揮発性半導体記憶装置及びこの不揮発性半導体記憶装置の情報記録方法を提供する。 - 特許庁 - The method and system may include: a step of acquiring historical motor data; a step of obtaining operational data 120; a step of performing failure analysis; a step of developing a causal network; and a step of developing a causal network, and performing an integrated causal network and reliability analysis of the AC motor system 110.
方法及びシステムは、履歴モータデータを取得するステップと、動作データ１２０を入手するステップと、故障分析を実行するステップと、因果ネットワークを作成するステップと、ＡＣモータシステム１１０の統合因果ネットワーク及び信頼性分析を実行するステップとを含み得る。 - 特許庁 - To provide a pipe connecting structure, a pipe connecting structure set and a pipe connecting method using the same, capable of reducing a gap on a connecting part, and providing an integrated connecting structure free from the leakage, by electric welding, when pipes made out of thermoplastic resin are connected.
熱可塑性樹脂製の一方の管と他方の管とを接続するに際して、接続部のギャップを小さくし、電気溶着により漏れのない一体接続構造をもたらす管接続構造体、管接続構造体セット及びそれを用いた管接続方法を提供すること。 - 特許庁 - The integrated object of the laminated products is formed by the kiss cut fabrication method of cutting out only the cleaning materials 30 exclusive of the release paper 45 from the sheet material formed by laminating a sliding contact layer 33 consisting of a velour material, supporting layer 31, attaching layer 34 and the release paper 45 on each other.
該貼合せ製品の一体化物はベロア材よりなる摺接層３３、支持層３１、貼付層３４及び離型紙４５を互いに貼り合わせて形成されたシート材から、離型紙４５を残してクリーニング材３０のみを切り抜くキスカット加工法で形成されている。 - 特許庁 - To provide a superconducting element in which its manufacturing cost is low and a miniaturization of a junction area S of a Josephson junction is easy without increasing the number of processes and complicating any manufacturing process, and also to provide a superconducting integrated circuit using this superconducting element and a method of manufacturing the superconducting element.
工程数の増大や製造プロセスの複雑化を伴わず、製造コストが低く、且つジョセフソン接合の接合面積Ｓの微小化が容易な超伝導素子、この超伝導素子を用いた超伝導集積回路及び超伝導素子の製造方法を提供する。 - 特許庁 - In a method for manufacturing the air flow rate measurement apparatus, an integrated object 38 is set on a metal mold so that a hole axis intersects with an injection port 41 of secondary molding resin and an arrangement part 39 outside a housing is opposed to a hole axis direction in a molding step.
空気流量測定装置の製造方法によれば、成形工程では、孔軸が２次成形用樹脂の射出口４１と交差するように、かつ、筐体外配置部３９が射出口４１と孔軸の方向に対向するように、一体物３８を金型にセットする。 - 特許庁 - To provide an apparatus and method for diagnosing a network in which processes such as diagnosis, appraisal and report on a network diagnosing device and target devices to be managed by the network diagnosing device are integrated by automating diagnostic processes (diagnostic procedures) of network.
ネットワークの診断処理（診断プロシージャ）を自動化することにより、ネットワーク診断装置及び当該ネットワーク診断装置により管理される管理対象の装置についての診断、評価、報告等の処理を統合したネットワーク診断装置及びネットワーク診断方法を提供する。 - 特許庁 - To provide a method of manufacturing an FRP structure capable of developing the excellent strength characteristics of an integrated structure, capable of holding high interlaminar strength and capable of inexpensively and easily molding the large-sized FRP structure without using equipment such as an autoclave.
一体化された構造体が優れた強度特性を発揮でき、とくに接合界面部分で高い層間強度を保持できるとともに、大型のＦＲＰ構造体でもオートクレーブなどの設備を使わず安価にかつ容易に成形できるようにしたＦＲＰ構造体の製造方法を提供する。 - 特許庁 - To provide an integrated bonus point system for providing a function equivalent to the bonus point system of each company and also collectively providing a customer who participates in the bonus points of each company with information related to the bonus points of the whole companies, and to provide a method for managing bonus point information and an information recording medium.
各企業毎のボーナスポイントシステムと同等の機能を提供するとともに、各企業のボーナスポイントに加入している顧客に、すべての企業のボーナスポイントに関する情報を一括して提供する統括ボーナスポイントシステム、ボーナスポイント情報管理方法及び情報記録媒体の提供。 - 特許庁 - To provide a semiconductor element having a dielectric film optimum to prevent the deterioration of leak current characteristics due to the residence of impurities in a film and dielectric characteristics as electric capacity demanded by a high integrated semiconductor element is sufficiently ensured, and to provide its manufacturing method.
高集積半導体素子で要求される電気容量を十分に確保しながら、膜内不純物残留による漏れ電流特性及び誘電特性劣化を防止することに最適の誘電膜を備える半導体素子及びその製造方法を提供する。 - 特許庁 - To provide an apparatus and method corresponding to one or more data collection modes related to cardiology, so as to solve a problem that existing integrated IVUS and FFR diagnosis systems do not incorporate OCT imaging, and require exclusive data acquisition and processing device set corresponding to each treatment room.
既存の統合型IVUSおよびFFR診断システムの欠点である、OCT撮像を組み込んでいない、各処置室に対応する専用のデータ取得および処理装置セットを必要とすることを解決した心臓学に関連した一つまたは複数のデータ収集モードに対応した装置および方法の提供。 - 特許庁 - A lattice pattern formed on the encoder scale and a shaft hole are etched by using the same photomasks or photomasks accurately locatable with each other in combination with a photolithography used to manufacture a semiconductor integrated circuit and the like and an etching method using an ion or a plasma.
半導体集積回路などの製造に用いられるフォト・リソグラフィ法と、イオン又はプラズマを用いるエッチング法を組み合わせて、エンコーダ・スケールに形成された格子パターンと軸穴部を、同一のフォトマスク、又は互いに正確に位置決め可能なフォトマスクを用いてエッチング加工を行う。 - 特許庁 - To provide a semiconductor device and manufacturing method thereof, capable of suppressing unwanted electromagnetic radiation noise from an integrated circuit on the upper surface side of a silicon substrate to the outside or vice versa, in a semiconductor device which is called "CSP".
ＣＳＰと呼ばれる半導体装置において、シリコン基板の上面側の集積回路から外部へのあるいはその逆で外部からシリコン基板の上面側の集積回路への不要電磁輻射ノイズを抑制することができる半導体装置及びその製造方法を提供する。 - 特許庁 - That is, this invention is a concrete floor slab waterproofing construction method characterized by constructing a heating application type asphalt waterproofing material by spraying the quartz sand on an acrylic radical-curing liquid resin composition for forming a waterproofing layer integrated with the floor slab by hardening after being impregnated into concrete.
即ち、本発明は、コンクリートに含浸した後硬化して床版と一体化した防水層を形成するアクリル系ラジカル硬化性液状樹脂組成物の上に、硅砂が撒布され且つ、加熱塗布系アスファルト防水材を施工してなることを特徴とするコンクリート床版防水工法。 - 特許庁 - To provide a wafer body structure in which post-processing such as packaging can be performed upon a part of a semiconductor substrate with an integrated circuit formed therein, using a manufacturing facility designed for semiconductor substrates whose size is smaller than that of the semiconductor substrate, and a manufacturing method thereof.
集積回路が内部に形成された半導体基板の一部に対して、当該半導体基板より小さいサイズの半導体基板用に設計された製造設備を用いてパッケージング等の後処理を行うことを可能とするウェハー構造体と、その製造方法を提供する。 - 特許庁 - To provide a voltage setting circuit and a voltage setting method, for performing accurate voltage setting after packaging by writing bit data by use of a fuse and adjusting a resistance value based on this, a secondary battery protection circuit, and a semiconductor integrated circuit device.
溶断ヒューズを用いてビットデータの書き込みを行い、これに基づいて抵抗値を調整することにより、パッケージング後に高精度の電圧設定を実現できる電圧設定回路及び電圧設定方法、並びに二次電池用保護回路及び半導体集積回路装置を提供する。 - 特許庁 - In a device for removing total vascular occlusion with monitoring by intravascular ultrasound method (IVUS) by means of a chronic total occlusion catheter (CTO catheter) with dilatation forceps arranged in a front end range, the CTO catheter is integrated with an IVUS catheter and incorporated in one unit.
前端範囲に配置された拡張鉗子を備えた慢性完全閉塞カテーテル（ＣＴＯカテーテル）により血管内超音波法（ＩＶＵＳ）による監視の下に完全血管閉塞を除去するための装置において、ＣＴＯカテーテルがＩＶＵＳカテーテルと一体化されて１つのユニットに組み込まれている。 - 特許庁 - To provide a method and a device for diagnosing a failure which enable specification of a failure part not affected by shortening of a wiring length accompanying that a semiconductor integrated circuit is made minute and made to have a multilayer interconnection structure, and by a diverse logical states or the like of a peripheral circuit, and enable particularly specification of an open failure part.
微細化、多層配線構造化に伴う配線長の短縮化、周辺回路の多様な論理状態等に影響されない故障箇所の特定、特にオープン故障箇所を特定することが可能な故障診断方法及び故障診断装置を提供すること。 - 特許庁 - To provide a method for manufacturing floor slabs of steel-concrete composite with concrete integrated with a steel girder on the girder, which removes any influence of deformed floor slabs by drying shrinkage of concrete or by prestress from the tension of prestressed concrete (PC) tensions and also which minimizes the ratio of fragile cast-in-place sections.
鋼桁上にコンクリート床版を一体化させた鋼・コンクリート合成床版の構築に際し、コンクリートの乾燥収縮やＰＣ緊張材の緊張によるプレストレスの導入による変位よる影響をなくし、しかも構造上の弱点となる場所打ち部分を極力小さいものとする。 - 特許庁 - In a method of manufacturing a semiconductor integrated circuit device, a plurality of test element areas are arranged with different pitches near chip areas on a wafer, and in a probe test, they are electrically measured, so that local process variations are monitored.
本願の一つの発明は、半導体集積回路装置の製造方法において、ウエハ上のチップ領域の近傍に複数のテスト素子領域を異なるピッチで配列し、プローブテストにおいて、それらを電気的に計測することにより、プロセスの局所的ばらつきをモニタするものである。 - 特許庁 - To provide a method of manufacturing an optical semiconductor device, for manufacturing an optical integrated circuit smaller than a high-mesa structure and having no problem in characteristics of a waveguide, strong in mechanical strength by using a group III-V semiconductor to form an optical waveguide having the same refractive index difference as a silicon thin line.
III V族半導体を用いて、シリコン細線と同等の屈折率差をもつ光導波路を形成し、ハイメサ構造よりも更に小さく、機械的な強度が強く導波路の特性に問題の無い光集積回路を実現することができる光半導体装置の作製方法を提供する。 - 特許庁 - To provide a rear-surface film for a flip-chip semiconductor, a dicing tape integrated rear-surface film for a semiconductor, a manufacturing method of a semiconductor device, and a flip-chip semiconductor device that can suppress or prevent the warp of a semiconductor element which is mounted onto an adherend by flip chip connection.
被着体上にフリップチップ接続された半導体素子に反りが発生するのを抑制又は防止することが可能なフリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置を提供する。 - 特許庁 - To provide an notification device and an notification method for announcing an emergency situation determined based on information detected by a sensor to a user in any notification form suitable to an emergency level of the emergency situation, a program used for the notification device, and an integrated circuit for the notification device.
本発明の課題は、センサが検出した情報に基づいて判定した緊急事態を、緊急事態の緊急度に適した任意の通知形態により、ユーザに通知する通知装置、通知方法、通知装置に用いるプログラムおよび通知装置の集積回路を提供することである。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
