「inter-electrode capacitance」を含む例文一覧(16)
- An inter-layer insulating film 4 is formed on the semiconductor substrate 1 and capacitance lower electrode 3.
半導体基板１上及び容量下部電極３上に層間絶縁膜４が形成されている。 - 特許庁 - The auxiliary capacitance electrode 6 and a portion 6d thereof are provided on a top surface of an inter-layer insulating film 19.
層間絶縁膜１９の上面には補助容量電極６及びその一部６ｄが設けられている。 - 特許庁 - The floating gate electrode 25 is formed before forming the inter-gate insulating film 27 and the capacitance insulating film 29.
浮遊ゲート電極２５は、ゲート間絶縁膜２７及び容量絶縁膜２９を形成するよりも前に形成する。 - 特許庁 - Thus, by adding a capacitance based on an inter-electrode distance d1 and a capacitance based on an inter-electrode distance d2 to a capacitor constituted by electrode parts 64 of the stationary Z electrodes 61 and the electrode parts 66 of the movable Z electrodes 62 facing each other, a difference in capacitance can be provided in the same capacitor.
これにより、Ｚ固定電極６１の電極部６４とＺ可動電極６２の電極部６６とが対向することによって構成されるキャパシタに、電極間距離ｄ１に基づく容量と、電極間距離ｄ２に基づく容量とを付与することによって、同一キャパシタ内において、静電容量の差を設けることができる。 - 特許庁 - A capacitance upper electrode 9 is formed on the capacitive insulating film 5A and on the inter-layer insulating film 4 nearby the recess 10.
容量絶縁膜５Ａ上及び凹部１０近傍の層間絶縁膜４上に容量上部電極９が形成されている。 - 特許庁 - A fringe insulating film 6A is formed between the inter-layer insulating film 4 nearby the recess 10 and the capacitance upper electrode 9.
凹部１０近傍の層間絶縁膜４と容量上部電極９との間にフリンジ絶縁膜６Ａが形成されている。 - 特許庁 - To provide an electrostatic capacitance-type input device in which a first electrode, a second electrode, an inter-layer insulating film, a relay electrode, and peripheral wiring can be formed by three times in total of patterning formation and a method for manufacturing the capacitance-type input device.
計３回のパターニング形成によって、第１電極、第２電極、層間絶縁膜、中継電極、および周辺配線を形成することのできる静電容量型入力装置、および当該静電容量型入力装置の製造方法を提供すること。 - 特許庁 - The other electrode of the leak element 41 is connected to a counter electrode via a common line 42, a connection pad 43 and an inter-substrate conductive material and, moreover, connected to auxiliary capacitance lines 29 via the inter-substrate conductive material and a connection pad 36.
リーク素子４１の他方の電極は、共通ライン４２、接続パッド４３および基板間導通材を介して対向電極に接続され、さらに基板間導通材および接続パッド３６を介して補助容量ライン２９に接続されている。 - 特許庁 - The other electrode of the leakage element 41 is connected to a counter electrode via a common line 42, a connection pad 43 and an inter-board conductive material and is, moreover, connected to auxiliary capacitance lines 29 via the inter-board conductive material and a connection pad 36.
リーク素子４１の他方の電極は、共通ライン４２、接続パッド４３および基板間導通材を介して対向電極に接続され、さらに基板間導通材および接続パッド３６を介して補助容量ライン２９に接続されている。 - 特許庁 - To provide the operation mechanism of a slide type capacitance type force sensor equipped with a circular or annular shaped fixed electrode divided into four parts like sectors, a movable electrode slidably faced through a dielectric film to the fixed electrode surface and a measuring circuit which detects an inter-electrode capacitance for making the movable electrode slide to the fixed electrode by an operation to incline an operation key.
扇面状に４等分された円形又は円環形の固定電極と、固定電極面に誘電体膜を介して滑動可能に対向する可動電極と、各電極間の静電容量を検出する計測回路とを備えるスライド型の静電容量式フォースセンサにおいて、操作キーを傾ける操作により、固定電極に対して可動電極をスライドさせうる操作機構を提供すること。 - 特許庁 - The inter-layer insulating film 4 has a recess 10 formed reaching the capacitance lower electrode 3, and a capacitive insulating film 5A is formed on a bottom surface and a wall surface of the recess 10.
層間絶縁膜４には、容量下部電極３に達する凹部１０が形成されており、凹部１０の底面及び壁面のそれぞれの上に容量絶縁膜５Ａが形成されている。 - 特許庁 - To provide a high-frequency piezoelectric oscillator by decreasing an increase in an inter-electrode capacitance C0 generated in the high-frequency piezoelectric oscillator so as to suppress oscillation due to spurious resonance, thereby obtaining high stability.
高周波圧電発振器で発生する電極間容量Ｃ０の増加を低減し、不要共振による発振を抑圧し、高い安定度を得る高周波圧電発振器を提供する。 - 特許庁 - When a capacitance of a diode element (inter-terminal capacitance) is smaller than a standard value on the basis of the capacitance measured after forming a pn junction, in an ultraviolet ray emission process executed by eliminating electric charges charged on a substrate after forming a rear side electrode, ultraviolet rays are emitted by suppressing an ultraviolet ray emission energy.
ＰＮ接合形成後に計測したダイオード素子の容量（端子間容量）値を基にして、その容量値が規格値より小さい場合には、裏面電極の形成後に基板が帯電している電荷を除去するために行う紫外線照射工程において、紫外線照射エネルギーを抑制して照射を行う。 - 特許庁 - The semiconductor device has a capacitance element composed of an upper electrode 33, a dielectric film 32 and a lower electrode 31, and a semiconductor element, and plugs 9 comprising a high melting-point metallic material are formed in connecting holes formed to inter-layer insulating films on the semiconductor element in the semiconductor device.
上部電極３３、誘電体膜３２、下部電極３１からなる容量素子と半導体素子とを有し、半導体素子上の層間絶縁膜に形成された接続孔内に高融点金属材料からなるプラグ９を設けた半導体装置である。 - 特許庁 - To provide a small-sized semiconductor device which is manufactured in such a way that inter-electrode parasitic capacitance is kept low by thickening an insulating layer and an opening is formed precisely at the insulating layer, a manufacturing method for the semiconductor device, and a power module including the semiconductor device.
絶縁層を厚くして電極間の寄生容量を低く抑えることができ、かつ、当該絶縁層に精度良く開口部を形成して作製される小型の半導体装置、その半導体装置の製造方法、及びその半導体装置を含むパワーモジュールを提供する。 - 特許庁 - An upper side ground electrode dielectric board 11b, an inter- stage coupling capacitance dielectric board 11c, a resonator dielectric board 11d, and an input output coupling capacitance dielectric board 11e are configured with a composite dielectric board comprising, that is, a 1st dielectric material 16 with a high specific dielectric constant and a 2nd dielectric material 17 with a low specific dielectric constant.
上側接地電極誘電体基板１１ｂ、段間結合容量誘電体基板１１ｃ、共振器誘電体基板１１ｄ、入出力結合容量誘電体基板１１ｅをともにそれぞれ異なる誘電率を有する誘電体材料、すなわち高い比誘電率を有する第１の誘電体材料１６および低い比誘電率を有する第２の誘電体材料１７よりなる複合誘電体基板で構成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
