「interface processor」を含む例文一覧(933)
＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 .... 18 19 次へ＞- The memory control means shifts to a power saving mode when there is no access from the main processor nor the communication processor, and shifts to an activated mode when a process that uses the communication interface of the communication processor is not executed only with the internal memory, allowing the communication processor to use the external memory.
ここで、メモリ制御手段は、メインプロセッサと通信プロセッサとのいずれからもアクセスがない場合は省電力状態をとり、通信プロセッサの通信インタフェースを用いる処理が内部メモリの使用だけでは実行できない場合に、起動状態となり、通信プロセッサによる外部メモリの使用を可能にする。 - 特許庁 - The cryptographic module (31) may include a first housing (34), a user Local Area Network (LAN) interface carried by the first housing, and a cryptographic processor carried by the first housing and coupled to the user LAN interface.
暗号モジュール（３１）は、第１ハウジング（３４）、第１ハウジングによって収容されるユーザ・ローカル・エリア・ネットワーク（ＬＡＮ）インタフェース、及び第１ハウジングによって収容され、ユーザＬＡＮインタフェースに結合される暗号プロセッサを含み得る。 - 特許庁 - To realize an information processor and an interface displaying method capable of displaying an interface being optimum to the operation control of selected devices when plural kinds of shared image scanners can be selected and used.
複数種の共用イメージスキャナを選択して使用可能な場合、選択した装置の動作制御に最適なインタフェースを表示することが可能な情報処理装置及びインタフェース表示方法を提供すること。 - 特許庁 - To provide a multilevel input interface for properly discriminating a signal in the input interface of a module even when a supply voltage to a module inside an information processor is made variable.
情報処理装置内部のモジュールに対して供給電圧を可変とする構成とした場合であっても、モジュールの入力インタフェースにおける信号の判別が適切に行われる多値入力インタフェースを提供する。 - 特許庁 - To output the signal of optimized amplitude in an information processor provided with an LVDS interface signal amplitude setting function and an LVDS interface signal amplitude setting method.
本発明は、ＬＶＤＳインタフェース信号振幅設定機能を備える情報処理装置及びＬＶＤＳインタフェース信号振幅設定方法に関し、最適化された振幅の信号を出力することを目的とする。 - 特許庁 - To provide an interface circuit which sends and receives data by following a simple procedure and has a small number of pins of a control signal line, with respect to an interface circuit for the host processor of an LSI having plural arithmetic units on one chip.
複数の演算ユニットを１つのチップに搭載するＬＳＩのホストプロセッサとのインターフェース回路において、簡単な手順でデータのやりとりを行い、制御信号線のピン数の少ないインターフェース回路の提供。 - 特許庁 - The system is also provided with a digital sender connected to the local area network and provides the digital sender with a processor electrically connected to a local interface and a memory electrically connected to the local interface.
また、当該システムは、ローカルエリアネットワークに接続されたディジタルセンダも備え、該ディジタルセンダが、ローカルインタフェースに電気結合されたプロセッサと、該ローカルインタフェースに電気結合されたメモリとを有することを特徴としている。 - 特許庁 - The adaptive interface system 10 of the present invention includes the user interface 16 for controlling a vehicle system, a sensor 12 for detecting a position of an extremity of a user and generating a sensor signal representing the position of the extremity, and a processor in communication with the sensor 12 and the user interface 16.
本発明の適応インタフェースシステム１０は、車両システムをコントロールするためのユーザインタフェース１６、ユーザの肢の位置を検出して、肢の位置を示すセンサ信号を生成するためのセンサ１２、並びに、センサ１２及びユーザインタフェース１６と通信するプロセッサを備える。 - 特許庁 - The MFP may include a memory to store user interface information and at least one processor (user interface) configured to receive an imaging job, determine culture information associated with the imaging job, and present the user interface information, stored in the memory, according to culture information.
ＭＦＰは、ユーザインターフェース情報を記憶するためのメモリと、少なくとも１つのプロセッサ（ユーザインターフェース）とを備え、該プロセッサは、画像処理ジョブを受信し、画像処理ジョブに関連する文化情報を決定し、該文化情報に従い、前記メモリに記憶されている前記ユーザインターフェース情報を提供する。 - 特許庁 - Moreover, this architecture is mounted with a host interface module for communication between a host processor and a media access control layer, a physical layer interface module for communication between a physical layer and the media access control(MAC) layer, and an inter-module programming interface for communications between the respective operating modules.
さらに、ホスト・プロセッサとメディア・アクセス制御レイヤとの間の通信のためのホスト・インターフェース・モジュールと、物理レイヤとメディア・アクセス制御レイヤとの間の通信のための物理レイヤ・インターフェース・モジュールと、それぞれのオペレーティング・モジュール間の通信のためのインターモジュール・プログラミング・インターフェースとを実装する。 - 特許庁 - The hardware part describes functions of a processor 10 by a basic instruction processor description 2, a dedicated instruction processor description 3 and a flexible interface description 4 by using a high-level language and obtains an RTL description 5 and a description 6 for simulation by compositing operations of the descriptions.
ハードウエア部分は、高級言語を用いて、基本命令プロセッサ記述２と、専用命令プロセッサ記述３と、フレキシブルインタフェース記述４とでプロセッサ１０の機能を記述し、それを動作合成してＲＴＬ記述５とシミュレーション用記述６とを得る。 - 特許庁 - An information processor is equipped with an instruction parallel processor 4 which executes processing by accessing a local memory 17, at least one functional block accessing the local memory 17, and a local memory interface 10 which divides and transfers data from the local memory 17 to the instruction parallel processor 4.
ローカルメモリ１７へのアクセスにより処理を実行する命令並列プロセッサ４と、ローカルメモリ１７にアクセスする少なくとも１つの機能ブロックと、ローカルメモリ１７から命令並列プロセッサ４に対するデータを分割転送するローカルメモリインターフェース１０とを備える。 - 特許庁 - The hardware part described functions of a processor 10 by basic instruction processor description 2, exclusive instruction processor description 3 and flexible interface description 4 by using a high-level language and obtains RTL (register transfer language) description 5 and description 6 for simulation by compositing operations of the descriptions.
ハードウエア部分は、高級言語を用いて、基本命令プロセッサ記述２と、専用命令プロセッサ記述３と、フレキシブルインタフェース記述４とでプロセッサ１０の機能を記述し、それを動作合成してＲＴＬ記述５とシミュレーション用記述６とを得る。 - 特許庁 - When a battery 5 is mounted, only a power source 41 for core of the processor LSI1 and a power source 46 for boot I/O are set to ON, and an environment in which the processor LSI1, a memory 2, and an interface 101 between the processor LSI1 and PMLSI4 can operate is provided.
電池５の装着時にプロセッサＬＳＩ１のコア用バワーソース４１とブートＩ／Ｏ用パワーソース４６のみの電源をＯＮとし、プロセッサＬＳＩ１と、メモリ２と、プロセッサＬＳＩ１とＰＭＬＳＩ４との間のインタフェース１０１とが動作可能な環境を提供する。 - 特許庁 - According to information regarding the control states of a recording and reproduction part 1 and the interface part 2 which is outputted from a processor 3, a state detection part 4 recognizes whether the interface part 2 is occupied normally by a host device or illegally and resets the interface part 2 when recognizing that the interface part is occupied illegally.
プロセッサ３から出力される記録再生部１とインターフェイス部２の制御状態に関する情報に基き状態検出部４が、インターフェイス部２が上位装置による通常の占有状態にあるのか、不法な占有状態にあるのかを認識し、不法な占有状態にあることが認識された場合にはインターフェイス部２をリセットする。 - 特許庁 - The processor has computer executable instructions to read out the pointer from the medium and give the expressions corresponding to the pointer via a user interface combined to the processor.
プロセッサは、データ記憶媒体からサイトポインタを読み出すためとプロセッサに結合したユーザインタフェースを介してサイトポインタに対応するリモートネットワークサイトの視覚表現を与えるためのコンピュータ実行可能命令を備えている。 - 特許庁 - To provide a method for designing system LSI by which a communication interface can be designed with high degree of freedom and manufactured at a low cost when hardware resources are shared by a basic instruction processor and an exclusive instruction processor.
基本命令プロセッサと専用命令プロセッサとがハードウエア資源を共有する際に、自由度高く通信インタフェースの設計が可能で、かつ、低コストで製作可能なシステムＬＳＩの設計方法を提供する。 - 特許庁 - The network storage device 2 has an embedded system processor 8 for managing a storage space of the storage part 6; a network interface part 12; and a storage part management processor 10 constituting storage data communication to communicate storage data.
ネットワークストレージ装置２は、記憶部６の記憶空間を管理する組み込みシステムプロセッサ８、ネットワークインタフェース部１２、及び、記憶データ通信を構成して記憶データを通信する記憶部管理プロセッサ１０を有する。 - 特許庁 - To provide a method for designing a system LSI by which a communication interface can be designed with high degree of freedom and manufactured at a low cost when hardware resources are shared by a basic instruction processor and a dedicated instruction processor.
基本命令プロセッサと専用命令プロセッサとがハードウエア資源を共有する際に、自由度高く通信インタフェースの設計が可能で、かつ、低コストで製作可能なシステムＬＳＩの設計方法を提供する。 - 特許庁 - This image formation system 10 is constituted by connecting a first processor 58, a second processor 60, a memory 62, a reloadable nonvolatile memory 64, a display panel 23 and an interface part 66 via a system bus 68.
画像形成システム１０は、第１プロセッサ５８、第２プロセッサ６０、メモリ６２、書き換え可能不揮発メモリ６４、表示パネル２３及びインタフェース部６６を、システムバス６８を介して接続した構成となっている。 - 特許庁 - Program data transmitted from an external host computer through an interface 13 are written to a flash ROM 12 by the processor 6 and the data are written to the FPGA/PLD 7 by the JTAG function of the processor 6.
外部のホストコンピュータからインタフェース１３を通して送信されるプログラムデータをプロセッサ６によってフラッシュＲＯＭ１２に書込んでおき、このデータをプロセッサ６のＪＴＡＧ機能によりＦＰＧＡ／ＰＬＤ７に書込む。 - 特許庁 - A signal inputted to an external input interface part 1 is converted into digital data by an A/D converting part 11 and is supplied to a data processor 2.
外部入力インターフェイス部１に入力された信号は、Ａ／Ｄ変換部１１によりデジタルのデータに変換され、データ処理装置２に供給される。 - 特許庁 - When resource lending is requested from another computer through an I/O interface 13, the calculation resources of the small processor 14 in a free state are lent out.
Ｉ／Ｏインタフェース１３を通じて他のコンピュータから資源貸出の要求があったときは、空き状態の小プロセッサ１４の計算資源を貸し出す。 - 特許庁 - To provide a memory interface device for reducing a CPU processing time relating to binary data in an image processor compared with a conventional technology.
画像処理装置において２値化データに係るＣＰＵ処理時間を従来技術に比して低減することができるメモリインタフェース装置を提供する。 - 特許庁 - The information processor 100 stores an XML file 113 designating a fundamental function part 101 to be first executed, through a user interface 111.
情報処理装置１００は、ユーザーインターフェイス１１１を経由して、最初に実行する基本機能部１０１を指定するＸＭＬファイル１１３を格納する。 - 特許庁 - To provide a portable information processor for utilizing the external I/O interface of a computer body, even if an expansion unit is fitted.
拡張ユニットを装着しても、コンピュータ本体の外部入出力インタフェースを利用することができる携帯用情報処理装置を提供する。 - 特許庁 - To provide an information processor and a program, allowing generation of a screen layout such that an optimum user interface is achieved, in a compact display screen.
小型の表示画面において、最適なユーザインターフェースになるような画面レイアウトを生成可能な情報処理装置、及びプログラムを提供する。 - 特許庁 - The mobile terminal 100 is provided with an accessory interface 110 to respond to a connection with the accessory and supply an accessory identification information to a processor 125 in the mobile terminal.
携帯端末100は、アクセサリとの接続に応答してアクセサリ識別情報を携帯端末内の処理装置125に与えるアクセサリ・インタフェース110を備える。 - 特許庁 - The CPU module 301 is provided with a control processor 312 connected to a common bus interface 311 connected to the common bus 303 and a storage part 313.
ＣＰＵモジュール３０１は、共通バス３０３に接続された共通バスインタフェース３１１と記憶部３１３とに接続された制御プロセッサ３１２を有する。 - 特許庁 - STEREOSCOPIC IMAGE PROCESSOR AND USER INTERFACE DEVICE AND METHOD FOR CONTROLLING BUFFER FOR STEREOSCOPIC DISPLAY AND DEVICE THEREFOR AND STEREOSCOPIC IMAGE DISPLAY DEVICE AND PROGRAM-STORAGE MEDIUM
立体画像処理装置、ユーザ・インタフェース装置、立体表示用バッファ制御方法及びその制御装置、立体画像表示装置、そしてプログラム記憶媒体 - 特許庁 - A display 100 comprises a communication interface 102 for communicating with other displays, a screen 106 for displaying contents, and a processor 110.
ディスプレイ１００は、他のディスプレイと通信するための通信インターフェイス１０２と、コンテンツを表示するための画面１０６と、プロセッサ１１０とを備える。 - 特許庁 - To provide a data processor capable of reducing the scale of circuitry for USB interface control required when a plurality of USB devices are integrated on chip.
複数のＵＳＢデバイスをオンチップしたとき必要なＵＳＢインタフェース制御のための回路規模を縮小することができるデータプロセッサを提供する。 - 特許庁 - To provide an image processor having a user interface function notifying a user, in a manner allowing the user to precisely recognize, that a desired function is displayed.
所望の機能が表示されていることをユーザが正確に認識できるように通知するユーザインタフェース機能を備える画像処理装置の提供。 - 特許庁 - To provide an image processor for fetching only a required image without using a CCD camera by external synchronization and an interface for synchronous control.
外部同期のＣＣＤカメラや同期制御を行うためのインターフェースが不要で、必要な画像のみを取り込むことができる画像処理装置を提供する。 - 特許庁 - A data processor comprises the user interface I/F having a menu system, a navigation module, and a Riber process; a display; a directional controller; and a graphic user I/F.
データ処理装置は、メニューシステム、ナビゲーションモジュール及びリベールプロセスを有するユーザＩ／Ｆ、並びに、ディスプレイと、方向制御器と、グラフィックユーザＩ／Ｆとを備える。 - 特許庁 - A CHA 11 of a controller 10 has: the port part 40 performing interface operation; and a plurality of host processor parts 50A, 50B having the host processors 51A, 51B.
コントローラ１０のＣＨＡ１１は、インタフェース動作を行うポート部４０と、ホストプロセッサ（５１Ａ，５１Ｂ）を有する複数のホストプロセッサ部５０Ａ，５０Ｂとを有する。 - 特許庁 - To provide an information processor including graphical user interface for relocating frame in a window, a frame relocation method and a program.
ウィンドウ内におけるフレーム再配を行うためのグラフィカル・ユーザ・インタフェースを含む情報処理装置、フレームの再配置方法、およびプログラムを提供すること。 - 特許庁 - A selection indication that a user gives by depressing a button of a contents selection user interface 5 is transmitted to a contents selection processor 3 through the user terminal 4.
利用者がコンテンツ選択ユーザインタフェース５のボタンを押した選択指示が利用者端末４を通してコンテンツ選択処理装置３に伝えられる。 - 特許庁 - To display an UI (User Interface) including resource information on equipment in an information processor connected to the equipment operating as a Web server by radio.
Ｗｅｂサーバとして動作する機器と無線接続される情報処理装置において、当該機器のリソース情報を含むＵＩを表示することができるようにする。 - 特許庁 - To provide a data processor having the handwritten character input interface which facilitates the operation and has good operation efficiency when a handwritten character is misrecognized.
手書き文字が誤認識された場合の操作が簡易であって作業効率が良い手書き文字入力インタフェースを有するデータ処理装置の提供。 - 特許庁 - To receive data or a command to be next processed from the outside without waiting that communication processing between a data processor and an interface controller is completed.
データ処理装置とインタフェースコントローラとの間の通信処理が完了するのを待つことなく外部から次に処理すべきコマンドやデータを受信可能にする。 - 特許庁 - This multiprocessor system is provided with a master system 10 and a slave system 20 connected through an inter-processor communication interface to the master system 10.
本発明にかかるマルチプロセッサシステムは、マスターシステム１０と、マスターシステム１０とプロセッサ間通信インターフェースを介して接続されたスレーブシステム２０を備えている。 - 特許庁 - To provide an image processor that copes with a high speed image output and adaptation to network processing while complicated configuration of its network interface is prevented.
画像出力の高速化とネットワーク化との双方に対応しつつも、そのネットワークとのインターフェースが複雑化してしまうのを抑えるようにする。 - 特許庁 - The computing device also includes a presentation interface 214 coupled to the processor for use in presenting the plurality of energy prices to a user of the electric vehicle.
コンピューティングデバイスはまた、複数のエネルギー価格を電気車両のユーザに提示する際に使用される、プロセッサに結合された提示インタフェース２１４を備える。 - 特許庁 - To provide a method for routing data in a chipset comprising at least one host processor and an RFID-type contactless data send/receive interface.
少なくとも1つのホストプロセッサとRFIDタイプの非接触型データ送信/受信インタフェースとを含むチップセットにおいてデータをルーティングするための方法を提供する。 - 特許庁 - In the information processor 1, a clock source 6 generates a clock to send it to a memory interface part 4 via clock frequency regulating means 7.
情報処理装置１において、クロック源６がクロックを発生させて、クロック周波数規定手段７を介してメモリインターフェース部４に送出する。 - 特許庁 - The commodity sales data processing device includes at least a processor 11, memories 12, 13 and a motherboard 10 having a communication interface 17.
商品販売データ処理装置は、少なくともプロセッサ１１、メモリ１２，１３及び通信インターフェース１７を実装してなるマザーボード１０を搭載する。 - 特許庁 - The system comprises an application device AD including a data processor 44, a smart card access device 22, a smart card 20 and a communication interface 40, and a server TS.
データプロセッサ４４、スマートカードアクセス装置２２、スマートカード２０、および通信インターフェース４０を含んだアプリケーション装置ＡＤと、サーバＴＳをシステムが含む。 - 特許庁 - The display control unit (16) displays the emergency alarm information extracted by the emergency alarm communication processor (18) via a user interface (17).
提示制御部（１６）は、緊急警報通信処理部（１８）によって抽出された緊急警報情報をユーザインタフェース（１７）を介して提示する。 - 特許庁 - This baseband processor (120) comprises a serial control interface (131, 210) to generate a programming signal for controlling a relationship among the plurality of base currents.
このベースバンドプロセッサ（１２０）は、複数のベース電流の間の関係を制御するためのプログラム信号を発生するシリアル制御インタフェース（１３１，２１０）を具備する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
