「interlayer」を含む例文一覧(6425)
＜前へ 1 2 .... 60 61 62 63 64 65 66 67 68 .... 128 129 次へ＞- In a sequential extraction process using an organic solvent for sequential extraction from the water layer, the liquid level of the interlayer generated between the organic layer and the water layer is controlled by means of a differential pressure transmitter, and more desirably, an electrostatic capacity type interface detector is used in combination for controlling the liquid level of the interlayer.
水層から有機溶媒を用いて連続抽出する工程において、有機層と水層の中間に生じる中間層の液面を差圧伝送器を用いて制御し、更に好ましくは中間層の液面制御に静電容量式界面検知器を組み合わせて用いて中間層の液面を制御する。 - 特許庁 - After having formed a first interlayer insulating film 107 on a laminated layer, which comprises a first barrier metal layer 102, a first metal film 103, a second barrier metal layer 104, and the second metal film 105, the contact hole 109 is formed in the first interlayer insulating film 107 and then the second metal film 105 is exposed.
第１のバリアメタル層１０２、第１の金属膜１０３、第２のバリアメタル層１０４及び第２の金属膜１０５からなる積層膜の上に第１の層間絶縁膜１０７を形成した後、該第１の層間絶縁膜１０７に接続孔１０９を形成して第２の金属膜１０５を露出させる。 - 特許庁 - A control means (a DSP6 for servo control) obtains an interlayer short circuit evaluation value based on a tracking error signal (TE) for controlling a tracking servo or a focus error signal (FE) for controlling a focus servo, and carries out control to stop reproduction operation when the interlayer short circuit evaluation value exceeds a predetermined threshold.
制御手段（サーボ制御用ＤＳＰ６）が、トラッキングサーボを制御するトラッキングエラー信号（ＴＥ）、もしくはフォーカスサーボを制御するフォーカスエラー信号（ＦＥ）に基づいて層間短絡評価値を求め、この層間短絡評価値があらかじめ定めた閾値を超えたときに再生動作を停止させる制御を実行する。 - 特許庁 - The first interlayer dielectric is formed with optical film thickness for reducing the reflectance of light in a specified wavelength region, which is emitted to the pair of dopant regions, and the second interlayer dielectric is formed with optical film thickness for increasing the reflectance of the light in the specified wavelength region, which is emitted to the gate electrode.
第１の層間絶縁膜は、一対の不純物領域に照射される特定波長領域の光の反射率を減少させる光学膜厚で成膜され、第２の層間絶縁膜は、ゲート電極に照射される、特定波長領域の光の反射率を増大させる光学膜厚で成膜されている。 - 特許庁 - The multilayer printed wiring board 50 is provided which has a lower-layer conductor circuit 24, an interlayer resin insulating layer 35 on the lower-layer conductor circuit 24, an upper-layer conductor circuit 42 on the interlayer resin insulating layer 35, and a via hole 49 connecting the lower- layer conductor circuit 24 and upper-layer conductor circuit 42.
下層導体回路２４と、下層導体回路２４上の層間樹脂絶縁層３５と、層間樹脂絶縁層３５上の上層導体回路４２と、下層導体回路２４と上層導体回路４２とを接続しているバイアホール４９とを備えている多層プリント配線板５０を提供する。 - 特許庁 - A low dielectric constant interlayer insulating film with a via hole formed thereon is processed by plasma containing hydrogen with an electronic temperature whereat the spatter of a low resistance metallic pattern exposed on the bottom of the via hole will not be generated to effect hydrogen termination of the surface of interlayer insulating film including the side wall surface and bottom surface of the via hole.
ビアホールが形成された低誘電率層間絶縁膜を、ビアホール底で露出している低抵抗金属パターンのスパッタが生じないような電子温度の水素を含むプラズマで処理し、前記層間絶縁膜表面を、ビアホールの側壁面および前記ビアホールの底面を含めて水素終端する - 特許庁 - To provide a wiring structure that the junction between diffusion barrier layers consisting of metal or compound thin layers in contact with an interlayer insulating film layer containing a low-dielectric constant organic matter, as its main component is strong and a peeling or a desorption is never generated at the interface between the interlayer insulating film layer and the diffusion barrier layers, and to provide the manufacturing method of the wiring structure.
誘電率の低い有機物を主成分とする層間絶縁膜層に接して金属又は化合物の薄層からなる拡散障壁層の相互間の結合が強く、その界面で剥離・脱離が発生することのない配線構造及びその製造方法を提供すること。 - 特許庁 - In the semiconductor device having an interconnect and an interlayer connecting line being formed collectively by filling the groove and the interlayer contact hole with a conductive material, signal delay is suppressed and the reliability is enhanced.
よって、溝と層間接続孔とに導電材料を埋め込むことにより一括して形成される配線と層間接続線とを有し、配線の上面を平坦化してなるデュアルダマシン構造を有する半導体装置において、信号遅延を抑制するとともに信頼性が高められた半導体装置を提供することができる。 - 特許庁 - A method of forming a low dielectric constant interlayer dielectric film on a substrate comprises reacting, under chemical vapor deposition conditions sufficient to deposit the film on the substrate, an organosilicon precursor comprising a silyl ether, a silyl ether oligomer, or an organosilicon compound containing one or more reactive groups, to form an interlayer dielectric film having a dielectric constant of 3.5 or less.
基材上に膜を成長させるのに十分な化学気相成長条件下で、シリルエーテル、シリルエーテルオリゴマー又は１以上の反応性基を有する有機ケイ素化合物を含む、有機ケイ素前駆物質を反応させて、約３．５以下の誘電率を有する層間絶縁膜を形成する。 - 特許庁 - By forming fine holes 11 in an inner electrode 2, or holes 11 in peripheral sections, ceramic layers 1 for pinching the inner electrode 2 in upper and lower directions can be sintered in one piece strongly, thus strengthening thermal shock and interlayer release and preventing the generation of fail such as interlayer release.
内部電極２の内部に微細な孔１１、あるいは周辺部に孔１１を形成することによって、内部電極２を上下に挟むセラミック層１同士が、孔１１を介して強固に焼結一体化するため、熱衝撃や層間剥離を強くすることが出来、層間剥離等の不良発生を防止できる。 - 特許庁 - There is provided an electric circuit pattern, which comprises an interlayer insulating film 8 formed on a semiconductor substrate 9, a comb wiring 1 formed on the interlayer insulating film 8, the wiring 1 including a comb teeth wiring section 4 and a comb handgrip section 5, and a floating wiring 2 disposed between the adjacent comb teeth wiring section 4.
半導体基板９上に形成された層間絶縁膜８と、層間絶縁膜８上に形成された、くし歯配線部４とくし柄部５を有するくし型配線１と、層間絶縁膜８上に形成され、隣接するくし歯配線部４の間に配置されたフローティング配線２とを備えた電気回路パターンを有する。 - 特許庁 - To provide a radiation-sensitive resin composition capable of forming an interlayer dielectric excellent in adhesion and various resistances under a baking condition of ≤200°C when used to form the interlayer dielectric, and capable of forming microlenses having a good melt shape when used to form microlenses.
２００℃以下の焼成条件にて、層間絶縁膜の形成に用いる場合にあっては密着性や各種耐性に優れた層間絶縁膜を形成でき、またマイクロレンズの形成に用いる場合にあっては良好なメルト形状を有するマイクロレンズを形成しうる感放射線性樹脂組成物を提供すること。 - 特許庁 - Landing pads 8 are formed on a silicon substrate 1, a second interlayer insulating film 9 is formed, bit line contact holes 100 each leading to the landing pad 8 and lower storage node contact holes 130a are bored in the second interlayer insulating film 9 at the same time, and lower storage node contacts 13a are formed together with bit line interconnect lines 11.
シリコン基板１上にランディングパッド８を形成し、第２層間絶縁膜９を形成して、第２層間絶縁膜９中にランディングパッド８に至るビットラインコンタクトホール１００および下部ストレージノードコンタクトホール１３０ａを同時に開口し、ビットライン配線１１とともに下部ストレージノードコンタクト１３ａを形成する。 - 特許庁 - This polyester film substrate for interlayer insulation is used as the substrate on which a thermosetting resin is applied to form an interlayer insulation layer, wherein a degree of thermal shrinkage of the film in a width direction after 120°C×5 min is in a range of 0-1.0%, and thickness of the film is in a range of 20-100 μm.
層間絶縁層を形成する熱硬化性樹脂を塗布するための支持体として使用されるポリエステルフィルムであって、１２０℃×５分におけるフィルムの幅方向の熱収縮率が０〜１．０％の範囲であり、フィルムの厚さが２０〜１００μｍの範囲であることを特徴とする層間絶縁用支持体ポリエステルフィルム。 - 特許庁 - The multilayer printed circuit board includes the via hole 3 formed in an interlayer insulating layer 4 provided to coat an inner layer circuit 1, and a component 2 mounted in an inner layer circuit 1 so that a conductive circuit 5 formed on the interlayer insulating layer 4 is conductively connected to the inner layer circuit 1 through the via hole 3.
内層回路１と内層回路１に実装された部品２とを被覆するように設けられた層間絶縁層４にビアホール３が形成されていると共に、層間絶縁層４上に形成された導電回路５と内層回路１とがビアホール３で導通接続されているプリント配線板に関する。 - 特許庁 - To provide a measuring method and a measuring instrument for the thermal resistance and Biot number of a laminated material, capable of accurately determining the thermal resistance of an interlayer part when an interlayer indefinable in thickness exists between layers of a laminated material having a first layer and a second layer, and capable of determining the Biot number of the laminated material.
第１層と第２層とを有する積層材料の層間に厚さが明確に定義できない層間が存在する場合の層間部の有する熱抵抗を精度よく決定できると共に積層材料のビオー数を決定できる積層材料の熱抵抗とビオー数の測定方法及び測定装置を提供する。 - 特許庁 - The interlayer dielectric 26 is composed of a laminate of an organic film and an inorganic film, and the interlayer dielectric consisting of an organic film is formed on the scanning lines 20, data lines 24, common electrode wirings 21 and thin film transistors, and is formed in the vicinity on the scanning lines 20, data lines 24, common electrode wirings 21 and thin film transistors.
層間絶縁膜２６は、有機膜と無機膜との積層からなり、走査線２０上、データ線２４上、共通電極配線２１上及び薄膜トランジスタ上と、走査線２０上、データ線２４上、共通電極配線２１上及び薄膜トランジスタ上の近傍と、に形成されている。 - 特許庁 - This manufacturing method of a semiconductor memory element is provided with a first step wherein the interlayer insulating film is formed in an upper part of a semiconductor substrate on which a capacitor is formed, and a second step wherein the interlayer insulating film is dry-etched under a condition that electron temperature of the plasma is maintained to 2.0 eV to 4.0 eV and the capacitor is exposed.
本発明の半導体メモリ素子の製造方法は、キャパシタが形成された半導体基板上部に層間絶縁膜を形成する第1ステップ、及びプラズマの電子温度を2.0eVないし4.0eVに保持した条件下に前記層間絶縁膜をドライエッチングして前記キャパシタを露出させる第2ステップを備えている。 - 特許庁 - A step part consisting of a step portion swelled by a light shielding film (11a) and a scanning line (3a), and a hollow portion formed in a first interlayer insulating film (12'), is formed on the surface of a third interlayer insulating film of the TFT array substrate (10), and pixel electrodes (9a) adjacent to each other are formed on the respective step parts.
ＴＦＴアレイ基板（１０）の第３層間絶縁膜（７）の表面は遮光膜（１１ａ）と走査線（３ａ）で盛り上がった段差部分と、第１層間絶縁膜（１２’）に形成された窪み部でなる段差部が形成され、各段差部上に隣接する画素電極（９ａ）が形成されている。 - 特許庁 - An Al electrode 19 formed on a semiconductor substrate 15 through an interlayer insulating film 17 is connected electrically with a P type layer 13 and an N^+ type layer 14 through a contact hole 18 formed in the interlayer insulating film 17 and an Ni plating layer 20 is formed on the Al electrode 19.
半導体基板１５の上に層間絶縁膜１７を介して形成されたＡｌ電極１９が、層間絶縁膜１７に形成されたコンタクトホール１８を介してＰ型層１３と、Ｎ^＋型層１４と電気的に接続されており、Ａｌ電極１９の上にＮｉメッキ層２０が形成されている。 - 特許庁 - A TEOS oxide film which has a higher film density than a low-permittivity insulating film is used for insulation of a fifth wiring layer M5 and a sixth wiring layer M6 which are laid out long in length, by which a fourth interlayer insulating film 20 and a fifth interlayer insulating film 23 are enhanced in heat dissipating properties and mechanical strength.
また、長距離引き回し配線である第５層配線Ｍ_5 および第６層配線Ｍ_6 では、低誘電率絶縁膜と比して膜密度が相対的に大きいＴＥＯＳ酸化膜を用いることによって、第４層間絶縁膜２０および第５層間絶縁膜２３の放熱性および機械的強度を向上させる。 - 特許庁 - To provide a polishing solution used for barrier metal CMP for chemically and mechanically polishing a barrier layer and an interlayer insulating film, especially, a polishing solution with which a superior polishing speed is obtained for the interlayer insulating film and a scratch as a defect after polishing is reducible as well.
本発明は、バリア層と層間絶縁膜とを化学的機械的に研磨するバリアメタルＣＭＰに用いられる研磨液であって、特に、層間絶縁膜に対する優れた研磨速度が得られ、且つ、研磨後欠陥であるスクラッチの低減を同時に実現し得る研磨液を提供することを目的とする。 - 特許庁 - Buried metallization can be formed while suppressing erosion at the time of CMP and preventing metal diffusion into an interlayer insulation film by forming a film having both CMP stop function and metal diffusion preventive function of an SiN film, an SiC film, or the like, on an interlayer insulation film at a field part.
フィールド部の層間絶縁膜上に、ＳｉＮ膜やＳｉＣ膜などのＣＭＰ停止機能と金属拡散防止機能の両機能を有する膜を成膜するすることにより、ＣＭＰ時のエロージョンが抑制され、かつ層間絶縁膜内への金属拡散が防止された、埋め込み金属配線を形成することができる。 - 特許庁 - The electrooptic apparatus such as a liquid crystal device has an aperture area for each pixel in a picture display area and, on its substrate, a plurality of interlayer insulation layers for interlayer insulating at least one of the wiring and electronic element for driving a plurality of pixel electrodes provided in accordance with the aperture area are provided.
電気光学装置は、画像表示領域内に画素毎に開口領域を有しており、基板上に、該開口領域に対応して設けられた複数の画素電極を駆動するための配線及び電子素子のうち少なくとも一つを層間絶縁する複数の層間絶縁層を備えている。 - 特許庁 - The solid-stage imaging element comprises the interlayer insulating film 10 for interlayer insulation between the reading electrode 4 and a transfer drive wiring film 8 and having an insulating film 10a thicker than the insulating film covering photodetectors 2 completely for the part intersecting the electrode 4 with the film 8 in a three-dimensional manner.
読み出し電極４と転送用駆動配線膜８との間を層間絶縁する層間絶縁膜１０が、読み出し電極４と転送パルス伝送用配線膜８とが立体交差する部分においてはすべて受光素子２上を覆う絶縁膜よりも厚い絶縁膜１０ａからなるようにする。 - 特許庁 - In addition, a first interlayer insulating film having a thickness that makes the distance between the semiconductor substrate and the magnetic film optimum is formed between the substrate and the magnetic film, and second interlayer insulating film having a thickness that makes the distance between the magnetic film and the inductor appropriate is formed between the magnetic film and the inductor.
そして、半導体基板と磁性膜との間には、該半導体基板と磁性膜との距離が最適となる厚さを有する第１の層間絶縁膜を形成し、また、磁性膜とインダクタとの間には、該磁性膜とインダクタとの距離が適切となる厚さを有する第２の層間絶縁膜を形成する。 - 特許庁 - The semiconductor device has first level conductor layers 111-115 and a second level conductor layer 101 formed on a semiconductor substrate, an interlayer insulation film interposed between the first and second level conductor layers, and a plurality of through holes 121, 122 formed by opening the interlayer insulation film and applying the conductor therein.
半導体基板上に形成された第１のレベルの導体層１１１〜１１５および第２のレベルの導体層１０１と、それらの第１、第２のレベルの導体層の間に介在する層間絶縁膜と、層間絶縁膜を開口して形成され、導電体が埋め込まれた同一レベルの複数のスルーホール１２１、１２２とを有する。 - 特許庁 - To provide an electronic apparatus possessed of a laminated film structure composed of W film/WNx barrier film/organic interlayer insulating film and a manufacturing method thereof, where the WNx barrier film is enhanced in its adhesion to the interlayer insulating film, and the W film is acceleratedly grown on the WNx barrier film.
Ｗ膜／ＷＮｘバリア膜／有機系層間絶縁膜の積層膜構造を有する電子装置およびその製造方法において、ＷＮｘバリア膜と層間絶縁膜との密着性を向上させるとともに、ＷＮｘバリア膜上でのＷ膜の成長を促進させることが課題である。 - 特許庁 - This semiconductor device comprises a fuse and a circuit pattern formed on a semiconductor substrate, and an interlayer insulating film formed on the semiconductor substrate in which the fuse and the circuit pattern are formed, wherein a bonding pad is formed, which penetrates the interlayer insulating film on the circuit pattern to be connected with the circuit pattern.
半導体装置は、半導体基板上に形成されたヒューズ及び配線パターンと、前記ヒューズ及び配線パターンが形成された半導体基板上に形成された層間絶縁膜とを含み、前記配線パターン上で前記層間絶縁膜を貫通して前記配線パターンに連結されたボンディングパッドが形成される。 - 特許庁 - A second contact hole 42a passing through a second interlayer dielectric 42 and a third interlayer dielectric 43 is formed at a position off the upper layer side light reflecting film 7a, and a reflecting film pattern 5c comprising the lower layer side light reflecting film is formed at a position overlapped with the second contact hole 42a in the plane view.
第２層間絶縁膜４２および第３層間絶縁膜４３を貫通する第２コンタクトホール４２ａは、上層側光反射膜７ａからずれた位置に形成され、第２コンタクトホール４２ａに対して平面視で重なる位置には下層側光反射膜からなる反射膜パターン５ｃが形成されている。 - 特許庁 - Internal stress generated between an oxidized region provided near the active layer and the interlayer insulating film can be reduced by using a separation groove 30 formed on a surface protection film 32 covering the interlayer insulating film, so that the increase of dislocations is suppressed, so that the VCSEL array device of high reliability is available.
活性層近傍に設けられた酸化領域と層間絶縁膜との間に生ずる内部応力を、層間絶縁膜を覆う表面保護膜３２に形成された分離溝３０を利用して緩和できるようにしたから、転位の増殖を抑え、高信頼性の半導体レーザアレイ素子を得ることができる。 - 特許庁 - The method of manufacturing the semiconductor device includes processes of forming an interlayer insulating film 8 on an element isolation film 2 and a semiconductor element; forming a connection hole 8a through the interlayer insulating film 8, which is located on the semiconductor element; and embedding the electrically conductive plug 10 into the connection hole 8a.
本発明に係る半導体装置の製造方法は、素子分離膜２上及び半導体素子上に層間絶縁膜８を形成する工程と、層間絶縁膜８に、半導体素子上に位置する接続孔８ａを形成する工程と、接続孔８ａに導電プラグ１０を埋め込む工程とを具備する。 - 特許庁 - Since through holes 35 made through the core board 30 and the lower interlayer resin insulation layer 50 can be desmeared with an oxidizing agent comprising chromic acid or permanganic acid simultaneously with roughening of the lower interlayer resin insulation layer 50, production process is reduced and a multilayer printed wiring board can be produced inexpensively.
このため、クロム酸又は過マンガン酸からなる酸化剤で、コア基板３０及び下層層間樹脂絶縁層５０に形成したスルーホール用貫通孔３５のデスミヤ処理と、該下層層間樹脂絶縁層５０の粗化処理とを同時に行うことが可能となり、工程を削減することで、多層プリント配線板を廉価に製造できる。 - 特許庁 - To provide a semiconductor display device having interlayer insulating films which make it possible to obtain the flatness of a surface while suppressing the time for deposition, can suppress the treatment time for a heat treatment planned to remove moisture and can prevent the moisture in the interlayer insulating films form being released to adjacent films or electrodes.
成膜時間を抑えつつ表面の平坦性を得ることができ、水分除去を目的とした加熱処理の処理時間を抑えることができ、なおかつ層間絶縁膜中の水分が隣接する膜または電極に放出されるのを防ぐことができる層間絶縁膜を有する半導体表示装置の提供。 - 特許庁 - The magnetic storage device has an interlayer insulating film 26 formed on a semiconductor substrate 11, a metal oxide film 27 formed on the interlayer insulating film 26, a leading wiring film 29 formed on the metal oxide film 27 and containing a metal element, and a magnetic resistance element 30 formed on the leading wiring film 29.
半導体基板１１上に形成された層間絶縁膜２６と、層間絶縁膜２６上に形成された金属酸化膜２７と、金属酸化膜２７上に形成され、金属元素を含む引き出し配線膜２９と、引き出し配線膜２９上に形成された磁気抵抗素子３０とを有する。 - 特許庁 - Then, after a storage node electrode forming polysilicon film 11 is formed on the whole surface of the interlayer dielectric 9 including the openings 10, polysilicon films 11a having recessed shapes are only left in the openings 10 by removing the polysilicon film 11 formed on the interlayer dielectric 9 by chemical mechanical polishing.
その後、開口部１０を含む犠牲層間絶縁膜９上の全面にストレージノード電極形成用のポリシリコン膜１１を形成した後、犠牲層間絶縁膜９上のポリシリコン膜１１を化学機械研磨法により除去して、開口部１０内のみに凹部形状を有するポリシリコン膜１１ａを残置する。 - 特許庁 - Among various via holes for interlayer connections, a solder alloy is used to fill in a through hole (a first via hole) electrically connecting between the surface and the backside of a base board.
層間接続のための各ビアホールのうち、ベース基板の表裏を電気的に接続するスルーホール（第１のビアホール）への充填材としてはんだ合金を使用する。 - 特許庁 - A pattern of a first catalytic layer 18 is formed on a substrate 10 on which an active matrix element 4 is formed after providing an interlayer insulating film 16 and an adhesive layer 17.
アクティブマトリクス素子４を形成した基板１０上に、層間絶縁膜１６および密着層１７を設けたのち、第１触媒層１８のパターンを形成する。 - 特許庁 - When this takes place, a projected part 4 having a higher position than a periphery and a non-projected part 5 having a lower position than the projected part 4 exist on a surface of the formed interlayer insulating film 3.
このとき、成膜された層間絶縁膜３の表面には、周囲より高さ位置が高い凸部４と、凸部４よりも高さ位置の低い非凸部５が存在する。 - 特許庁 - A lower layer wiring 3 is embedded at a predetermined position on a first interlayer insulating film 1 by SiO_2 or the like, and the lower layer wiring 3 is coated with a barrier metal 2.
ＳｉＯ_２等による第１の層間絶縁膜１上の所定位置に下層配線３が埋め込まれ、この下層配線３はバリアメタル２で被覆されている。 - 特許庁 - Then Cu wiring 214' is formed in a plurality of grooves formed into the interlayer insulating film, so that the adjacent wires of the wiring 214' is separated from each other by the insulating film.
層間絶縁膜に設けられた複数の溝の中にＣｕ配線２１４’が配置され、層間絶縁膜により隣接するこのＣｕ配線２１４’が分離される。 - 特許庁 - To provide a wiring board member having an interlayer connecting structure with the high reliability of connection where the formation face of a wiring pattern is flat, and to provide a method for manufacturing the wiring board member.
接続の信頼性の高い層間接続構造を有し、配線パターンの形成面がフラットな配線基板部材、及びその製造方法を提供する。 - 特許庁 - To provide a device and method for producing an insulation wire, saving energy and capable of allowing an insulation layer to have good insulation characteristics and interlayer adhesion.
省エネルギーで、絶縁層の絶縁特性および層間密着性を良好にできる絶縁電線の製造装置および絶縁電線の製造方法を提供する。 - 特許庁 - To provide a multilateral system for improving performance of a semiconductor device by refining an interlayer (a barrier layer) in the semiconductor device using a way which is easy and efficient and is excellent in cost-effectiveness.
容易で効率的で費用対効果のよいやり方で半導体デバイス内の中間層（バリヤ層）を精製して性能向上させる多角的システムの開発。 - 特許庁 - Since the carbon intercalant is introduced easily into the interlayer, the intercalation compound material having the more regular enclosed structure can be obtained.
容易に炭素系インターカラントを層間に導入することができるようになり、これにより、より規則的な封入構造を有する層間化合物材料を得られるようになる。 - 特許庁 - To provide a semiconductor device having a bonding pad formed above its wiring via interlayer insulating films which can suppress its faultiness caused by cracks.
配線上に層間絶縁膜を介して形成されたボンディング用のパッドを備える半導体装置であって、クラックに起因する不良を抑制できる半導体装置を提供する。 - 特許庁 - A pair of repairing wirings 2 are formed, sandwiching an interlayer insulating film 11 so that one end parts thereof and the other end parts thereof are superposed on an auxiliary electrode 4 and a drain wiring 5, respectively.
１対のリペア配線２が、層間絶縁膜１１を挟んで、一方の端部を補助電極４と、他方の端部をドレイン配線５と重ねて形成されている。 - 特許庁 - To provide a transfer foil for an in-mold having a partially metallic-glossy hologram of high design property reduced in interlayer separation, whitening and a crack, and the solid moldded article using the same.
層間剥離、白化、割れが少ない意匠性の高い部分的な金属光沢ホログラムを有するインモールド用転写箔、及びそれを用いた立体成形品を提供する。 - 特許庁 - In this manufacturing method, a defect 4, wherein resist is not developed on a resist pattern 3 forming a wiring embedding groove 5 is formed in an interlayer insulating film 2, in the wiring forming process using damascene method.
ダマシン法を用いる配線形成工程において、層間絶縁膜２に配線埋込溝５を形成するレジストパターン３にレジストが現像されない欠陥４ができる。 - 特許庁 - At least one of the interlayer insulating films includes a boron phosphorus silicate glass film and has its top face subjected to planarizing treatment by being put into a fluidized state.
層間絶縁膜の少なくとも１つは、ボロンリンガラス膜からなると共に、流動化状態を経ることにより上面に対して平坦化処理が施されている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
