「interrupt handler」を含む例文一覧(29)

  • When interrupt occurs, and the priority of the interrupt handler to the generated interrupt is lower than the priority of a running task or interrupt handler, the interrupt handler is held.
    割込みが発生した際には、発生した割込みに対する割込みハンドラの優先度が、実行中のタスクまたは割込みハンドラより優先度が低い場合は、その割込みハンドラを保留する。 - 特許庁
  • A CPU 11 starts the execution of an interrupt handler.
    ＣＰＵ１１は割り込みハンドラの実行を開始する。 - 特許庁
  • The transition of the task and interrupt handler executed by the virtual computer is monitored, and when the priority of the held interrupt handler becomes higher than that of task or interrupt handler to be executed next by the virtual computer, the virtual computer to which the held interrupt handler is belonging, executes the held interrupt handler.
    仮想計算機の実行するタスクと割込みハンドラの遷移を監視し、保留中の割込みハンドラの優先度が、仮想計算機が次に実行するタスクまたは割込みハンドラより高くなった時に、保留中の割込みハンドラが属する仮想計算機に保留中の割込みハンドラを実行させる。 - 特許庁
  • In response to this SMI signal, an interrupt handler is actuated.
    このＳＭＩ信号に応答して、割り込みハンドラが起動される。 - 特許庁
  • The device driver writer can greatly reduce this response time by using a "slow interrupt" interrupt handler.
    デバイス・ドライバーを書く場合には"slow interrupt" 割り込みハンドラーを使用することでこの応答時間を劇的に減少させることができる。 - JM
  • To provide an interrupt handler which makes an information processing system more properly execute interrupt handling relating to an interrupt request.
    情報処理システムに、割り込み要求に係る割り込み処理をより適切に実行させる割り込み処理装置を提供する。 - 特許庁
  • Applications can be run normally after the interrupt handler is installed.
    応用プログラムは割込み処理プログラムがインストールされた後で正常に動作し得る。 - コンピューター用語辞典
  • The wait was interrupted by a signal handler; see signal (7).
    シグナル待ちがシグナルハンドラによって中断 (interrupt) された(このハンドラはsetにあるシグナル以外のものである)。 - JM
  • It is possible to previously discriminate whether the address of an interrupt handier is subject to a cache hit or an error before the CPU 20 accesses the interrupt handler by setting the address of the interrupt handler in the part 5.
    アドレス保持部に割り込みハンドラのアドレスを設定しておくことにより、ＣＰＵが割り込みハンドラへのアクセスを行なうよりも前に割り込みハンドラのアドレスがキャッシュヒットするかミスするかを先行して判断可能とする。 - 特許庁
  • When an interrupt handler corresponding to a clock is started by a time-synchronization interrupt signal, packets are executed sequentially in the handler by referring to a previously reserved memory region.
    クロック４に対応する割込みハンドラが時刻同期割込み信号によって起動すると、そのハンドラの中では、予め予約されたメモリ領域を参照し、パケットを順番に実行する。 - 特許庁
  • To actually reduce a cache error penalty in a fetch access to an interrupt handler at the occurrence of interrupt in an information processing system having a cache memory.
    キャッシュメモリを有する情報処理システムにおいて、割り込み発生時の割り込みハンドラへのフェッチアクセスにおいて、キャッシュミスペナルティーを事実上低減させる。 - 特許庁
  • When detecting that a process to be assigned with control by a processor 10 is switched, a performance monitoring counter 11 generates an interrupt by an interrupt handler 42.
    性能モニタリングカウンタ１１がプロセッサ１０による制御を割当てるプロセスの切り替えを検出したときに、割り込みハンドラ４２の割り込みを発生させる。 - 特許庁
  • An interrupt handler 11a refers to the end status storage area 13b according to the interrupt signal, and when the flag data are written, the interrupt handler 11a reads the data of the main memory 13, and erases the flag data of the end status storage area 13b.
    割り込みハンドラ１１ａは、その割り込み信号に応じて、終了ステータス記憶領域１３ｂの参照を行って、フラグデータが書き込まれている場合は、主メモリ１３のデータを読み出し、かつ終了ステータス記憶領域１３ｂのフラグデータを消去する。 - 特許庁
  • A CPU with one or more VMM (virtual machine monitor) invalidates an interrupt interception flag, executes an OS interrupt handler code during interrupt reception, and one or more CPUs validates the interrupt interception flag and executes an emulator in the VMM.
    ＶＭＭが１つ以上のＣＰＵで割り込み横取りフラグを無効化して割り込み受信時にＯＳの割り込みハンドラコードを実行させ、１つ以上のＣＰＵで割り込み横取りフラグを有効化して割り込み受信時にＶＭＭ内のエミュレータを実行させる。 - 特許庁
  • Thus, processing for loading the instruction group of a processing routine corresponding to the interrupt factor from a memory 13 to the cache 202 is executed in parallel with processing by the interrupt handler.
    これにより、割り込み要因弐対応する処理ルーチンの命令群をメモリ１３からキャッシュ２０２にロードする処理が、割り込みハンドラによる処理と並行して実行される。 - 特許庁
  • The occurrence of an interrupt event is made invalid (step S11) during the execution of an interrupt handler 31 accessed by the reception of the interrupt event, and a start processing task 32 whose execution priority is lower than a normal application is started (step S12).
    割込イベントの受信によって呼び出される割込ハンドラ31の実行中に、割込イベントの発生を無効（ステップS11）にし、通常のアプリケーションよりも実行優先度の低い開始処理タスク32を起動する(ステップS12）。 - 特許庁
  • The trace data to the identified partition are stored in an error log to a machine check interrupt handler or other data structure.
    識別されたパーティションに対するトレース・データが、マシン・チェック割込みハンドラに対するエラー・ログ又は他のデータ構造体に記憶される。 - 特許庁
  • To provide an apparatus and method that ensure a response within a fixed time by effectively shortening interrupt latency, which is the time from the generation of a request for interrupt handling by a device to the invocation of a handler for interrupt handling.
    デバイスが割り込み処理の実行要求をしてから割り込み処理のハンドラーが呼び出されるまでの時間である割り込みレイテンシーを効果的に短縮し、一定時間内の応答を保証することができる装置及び方法を提供する。 - 特許庁
  • Priority is given in conformity to the same system to a task and interrupt handler belonging to each virtual computer between a plurality of virtual computers.
    個々の仮想計算機に属するタスクと割込みハンドラに、複数の仮想計算機の間で同一の方式に従った優先度を付与する。 - 特許庁
  • When the signal simulating an interrupt is generated, it is decided whether the task switch from the idle task to the normal user task occurs after each interrupt handler processing completion, and it so the process relative time timer function is newly changed over to ON.
    また、割込みをシミュレートするシグナルの発生時には、各割込みハンドラ処理終了後、アイドルタスクから通常のユーザタスクへのタスクスイッチが起こるかどうかを判定し、もしそうなら再びプロセス相対時間タイマ機能に切り替える。 - 特許庁
  • Overwrite check as to whether the stack pointer of each task goes over its own stack region is executed at fixed intervals by using an interrupt handler by a timer function built in the microcomputer.
    マイコンに内蔵されるタイマ機能による割り込みハンドラを用いて、各タスクのスタックポインタが自タスクのスタック領域を越えているか否かのオーバライトチェックを一定周期毎に行う。 - 特許庁
  • A timer interrupt handler 130 uses a PCB list 310 and an interrupt handling request flag 320 to determine whether processing by a general purpose OS task 400 is necessary, and if processing by the general purpose OS task 400 is necessary, increases the priority of the general purpose OS task 400.
    タイマ割込みハンドラ１３０がＰＣＢリスト３１０および割込み処理要求フラグ３２０を用いて汎用ＯＳタスク４００の処理の必要性を判定し、汎用ＯＳタスク４００の処理が必要な場合には、汎用ＯＳタスク４００の優先度を上げることとする。 - 特許庁
  • Therefore, if the interrupt request (step 203) is received during the operation in the sleep mode, clock supply is resumed, saving on the stack is not performed, the execution of the interrupt handler is completed and the time required for the return to the normal operation mode (steps F204 to F206) can be shortened.
    これにより、スリープモードでの動作時に割り込み要求（ステップＦ２０３）を受けた場合に、クロック供給を再開し、スタック退避は行わずに、割り込みハンドラの実行を終え、通常動作モードへの復帰（ステップＦ２０４〜Ｆ２０６）に要する時間を短縮することができる。 - 特許庁
  • To execute an interrupt handler to shorten the time required for a return to a normal operation mode when a microprocessor operating in a sleep mode receives an interrupt request, making it necessary to save a PC, a PSW and a general purpose register group (destructive register) on a stack in an external storage.
    スリープモードで動作しているマイクロプロセッサが割り込み要求を受けた場合、ＰＣ、ＰＳＷ、汎用レジスタ群（破壊レジスタ）を外部記憶装置にあるスタックに退避する必要があるが、割り込みハンドラを実行して通常動作モードに復帰するのに要する時間を短縮する。 - 特許庁
  • When a user wants to flash the BIOS part 102 of a ROM with the BIOS image, a utility program is made to be executed and a software system management interrupt for starting a handler program is generated.
    ユーザがＲＯＭのＢＩＯＳ部分１０２をＢＩＯＳイメージでフラッシュしたい場合、ユーティリティ・プログラムが実行されて、ハンドラ・プログラムを始動させるためのソフトウェア・システム管理インタラプトを生成する。 - 特許庁
  • A computer apparatus has a timer 5 capable of setting an arbitrary time, sets the timer 5 when an OS (operating system) starts up an interrupt handler 2, makes a CPU 1 change the clock frequency to be higher and quickly execute response processing from the start up of the handler 2, and makes the CPU 1 lower the clock frequency, when the timer 5 has expired.
    任意の時刻を設定できるタイマ５を設け、ＯＳ４が、割り込みハンドラ２の起動時に、タイマ５をセットし、かつＣＰＵ１に対してクロック周波数を高く変更し、割り込みハンドラ２起動以降の応答処理を早く実行させ、またタイマ５のエクスパイア時にＣＰＵ１に対してクロック周波数を低く変更する。 - 特許庁
  • Then, the interrupt handler 42 obtains a threshold from a threshold table 21, compares the count value corresponding to the process after the switching with the threshold, sets a value of an over clock function setting register 12 in accordance with the comparison result, and control a clock frequency of the processor 10.
    そして、割り込みハンドラ４２は、閾値テーブル２２から閾値を取得して、切り替え後プロセスに対応するカウント値と閾値とを比較し、その比較結果に応じてオーバークロック機能設定レジスタ１２の値を設定して、プロセッサ１０のクロック周波数を制御する。 - 特許庁
  • The interrupt handler 42 specifies a process before the switching and a process after the switching, associates a counter value of the performance monitoring counter 11 with the process before the switching to store them in an operating characteristic table 22, and obtains a count value corresponding to the process after the switching from the operating characteristic table 22.
    割り込みハンドラ４２は、切り替え前プロセスと切り替え後プロセスを特定し、性能モニタリングカウンタ１１のカウンタ値を切り替え前プロセスに対応付けて動作特性テーブル２２に記憶させる一方、動作特性テーブル２２から、切り替え後プロセスに対応するカウント値を取得する。 - 特許庁
  • The interrupt handler authenticates whether the access by the ROM rewriting program is authorized, and performs access for rewriting the write protect bit WP in a control register 152 to '0' and re-sets the write protect of the flash BIOS-ROM 18, and stops the rewriting when deciding that the access is not authorized.
    割り込みハンドラは、ＲＯＭ書き換えプログラムによるアクセスが正当なものであるか否かの認証を行い、正当なアクセスではないと判定した場合には、書き換えを阻止するために、制御レジスタ１５２内のライトプロテクトビットＷＰを“０”に書き換えるアクセスを実行し、フラッシュＢＩＯＳ−ＲＯＭ１８のライトプロテクトを再設定する。 - 特許庁

例文データの著作権について