「interrupt-control」を含む例文一覧(556)
1 2 3 4 5 6 7 8 9 10 11 12 次へ＞- INTERRUPT CONTROL DEVICE
割込制御装置 - 特許庁 - INTERRUPT CONTROL DEVICE
割込み制御装置 - 特許庁 - INTERRUPT CONTROL CIRCUIT
割込み制御回路 - 特許庁 - INTERRUPT CONTROL CIRCUIT
割り込み制御回路 - 特許庁 - INTERRUPT CONTROL METHOD
割り込み制御方法 - 特許庁 - INTERRUPT PRIORITY CONTROL OF NESTED INTERRUPT SYSTEM
ネスト状割込みシステムの割込み優先順位制御 - 特許庁 - INTERRUPT CONTROL SYSTEM OF CPU
ＣＰＵの割込み制御方式 - 特許庁 - TUNNEL INTERRUPT BROADCAST CONTROL SYSTEM
トンネル割込放送制御システム - 特許庁 - PROCESSOR, ELECTRONIC EQUIPMENT, INTERRUPT CONTROL METHOD, AND INTERRUPT CONTROL PROGRAM
プロセッサ、電子機器、割込み制御方法及び割込み制御プログラム - 特許庁 - HYBRID SYSTEM, INTERRUPT CONTROL UNIT AND INTERRUPT CONTROL METHOD
ハイブリッドシステムおよび割込制御装置並びに割込制御方法 - 特許庁 - CONTROL SYSTEM AND INTERRUPT METHOD
制御システム及び割り込み方法 - 特許庁 - INTERRUPT CONTROL CIRCUIT AND ITS CONTROL METHOD
割込み制御回路およびその制御方法 - 特許庁 - INTERRUPT CONTROL PROGRAM, RECORDING MEDIUM WITH THE SAME, AND INTERRUPT CONTROL METHOD
割込み制御プログラムおよびその記録媒体ならびに割込み制御方法 - 特許庁 - INTERRUPT CONTROLLER, INTERRUPT CONTROL METHOD, DEVICE WITH INTERRUPT CONTROLLER, INTERRUPT CONTROL PROGRAM, AND RECORDING MEDIUM
割り込み制御コントローラ，割り込み制御方法，割り込み制御コントローラを備えた装置，割り込み制御プログラムおよび記録媒体 - 特許庁 - INTERRUPT CONTROL CIRCUIT AND INTERRUPTION CONTROL METHOD
割り込み制御回路及び割り込み制御方法 - 特許庁 - METHOD AND APPARATUS FOR INTERRUPT PROCESSING CONTROL
割込み処理制御の方法と装置 - 特許庁 - ELECTRONIC CONTROL UNIT FOR VEHICLE, INTERRUPT CONTROL METHOD
車両用電子制御ユニット、割込み制御方法 - 特許庁 - MULTIPROCESSOR SYSTEM AND INTERRUPT CONTROL METHOD
マルチプロセッサシステム及び割込み制御方法 - 特許庁 - MULTI-PRIORITY INTERRUPT CONTROL DEVICE AND CONTROL METHOD
多重優先度割込み制御装置及び制御方法 - 特許庁 - INTERRUPT CONTROL METHOD AND DATA PROCESSING SYSTEM
割込み制御方法及びデータ処理システム - 特許庁 - PROCESSOR AND INTERRUPT CONTROL METHOD FOR THE SAME
プロセッサおよびその割り込み制御方法 - 特許庁 - INTERRUPT CONTROL APPARATUS, BUS BRIDGE, BUS SWITCH, IMAGE PROCESSING APPARATUS, AND INTERRUPT CONTROL METHOD
割り込み制御装置、バスブリッジ、バススイッチ、画像処理装置、および割り込み制御方法 - 特許庁 - INTERRUPT CONTROL DEVICE AND PROGRAM FOR MAKING COMPUTER EXECUTE INTERRUPT CONTROL METHOD
割込み制御装置及び割込み制御方法をコンピュータに実行させるためのプログラム。 - 特許庁 - This interrupt controller comprises an interrupt source allocation part, an interrupt pending register, a control register, the priority register and an interrupt request signal generator.
インタラプトソース割当て部、インタラプトペンディングレジスタ、制御レジスタ、優先順位レジスタ及びインタラプト要請信号発生器を備える。 - 特許庁 - INTERRUPT CONTROL APPARATUS AND METHOD
割込み制御装置及び割込み制御方法 - 特許庁 - INTERRUPT CONTROL METHOD AND INFORMATION PROCESSOR
割込制御方法および情報処理装置 - 特許庁 - INTERRUPT CONTROL APPARATUS AND IMAGE FORMING APPARATUS
割り込み制御装置及び画像形成装置 - 特許庁 - SOFTWARE MODEM AND ITS INTERRUPT CONTROL METHOD
ソフトウェアモデム及びその割り込み制御方法 - 特許庁 - INTERRUPT CONTROL DEVICE AND IMAGE FORMING DEVICE
割り込み制御装置及び画像形成装置 - 特許庁 - An interrupt factor control module 105 is provided for each interrupt.
割り込み要因制御モジュール１０５は、各割り込みに対応して設けられる。 - 特許庁 - PATH SETTING/INTERRUPT PRIORITY CONTROL SYSTEM, METHOD, THEREFOR, AND PATH SETTING INTERRUPT PRIORITY CONTROL PROGRAM
パス設定切断優先制御方式とその方法およびパス設定切断優先制御プログラム - 特許庁 - CONTROL UNIT AND INTERRUPT SIGNAL GENERATION METHOD
制御装置及び割り込み信号発生方法 - 特許庁 - INTERRUPT CONTROL DEVICE AND ITS METHOD
割込み制御装置及び割込み制御方法 - 特許庁 - COMPUTER SYSTEM, INTERRUPT CONTROL METHOD AND PROGRAM
コンピュータシステム、割り込み制御方法及びプログラム - 特許庁 - In a priority vector interrupt system, a priority vector interrupt unit 28 comprises a vector interrupt mask unit 40, a vector interrupt sampler unit 42, a vector interrupt priority filter unit 44, a vector interrupt reset unit 46, a vector interrupt decoder 48, a vector interrupt control unit 50, and a supervisor mode control unit 52.
優先ベクトル割り込みユニット２８は、ベクトル割り込みマスクユニット４０、ベクトル割り込みサンプラーユニット４２、ベクトル割り込み優先フィルターユニット４４、ベクトル割り込みリセットユニット４６、ベクトル割り込みデコーダ４８、ベクトル割り込み制御ユニット５０及びスパーバイザーモード制御ユニット５２から構成されている。 - 特許庁 - INTERRUPT CONTROL SYSTEM AND STORAGE CONTROL SYSTEM USING THE SAME
割込み制御システム、およびこれを利用した記憶制御システム - 特許庁 - An interrupt output control part 15 outputs an interrupt signal to a data bus 6.
これと共に、割り込み出力制御部１５は、割り込み信号をデータバス６に出力する。 - 特許庁 - The interrupt control circuit writes the read information to a buffer exclusively for interrupt processing.
割り込み制御回路は、読み出した情報を割り込み処理専用のバッファに書き込む。 - 特許庁 - INFORMATION PROCESSOR AND ITS INTERRUPT CONTROL METHOD
情報処理装置およびその割り込み制御方法 - 特許庁 - INTERRUPT CONTROL METHOD, ARITHMETIC UNIT, AND IMAGE PROCESSOR
割り込み制御方法，演算装置，画像処理装置 - 特許庁 - KEY TELEPHONE APPARATUS AND COMMUNICATION INTERRUPT CONTROL METHOD
ボタン電話装置および通信割り込み制御方法 - 特許庁 - The control register controls and transmits the interrupt source.
制御レジスタは、インタラプトソースを制御して伝送する。 - 特許庁 - A priority vector interrupt unit 28 comprises a vector interrupt mask unit 40, a vector interrupt sampler unit 42, a vector interrupt priority filter unit 44, a vector interrupt reset unit 46, a vector interrupt decoder 48, a vector interrupt control unit 50 and a supervisor mode control unit 52.
優先ベクトル割り込みユニット２８は、ベクトル割り込みマスクユニット４０、ベクトル割り込みサンプラーユニット４２、ベクトル割り込み優先フィルターユニット４４、ベクトル割り込みリセットユニット４６、ベクトル割り込みデコーダ４８、ベクトル割り込み制御ユニット５０及びスパーバイザーモード制御ユニット５２から構成されている。 - 特許庁 - The interrupt control circuit 101 compares the interrupt priority level of the interrupt request in an interruption standby status with the interrupt priority level of the current interrupt operation under processing, and issues an interrupt processing request by giving priority to an interrupt request whose interrupt priority level is higher than the interrupt priority level of the current interrupt operation under processing changed to a low level.
割り込み制御回路１０１は、割り込み待ち状態となっている割り込み要求の割り込み優先レベルと現在処理中の割り込み動作の割り込み優先レベルとを比較して、低いレベルに変更された現在処理中の割り込み動作の割り込み優先レベルより高い割り込み要求を優先して割り込み処理要求を出す。 - 特許庁 - SPRIOUS INTERRUPT CONTROL METHOD FOR MULTIPROCESSOR CONFIGURATION
マルチプロセッサ構成におけるスプリアス割り込み制御方法 - 特許庁 - I/O BRIDGE CIRCUIT AND INTERRUPT SIGNAL CONTROL METHOD
Ｉ／Ｏブリッジ回路及び割り込み信号制御方法 - 特許庁 - INTERRUPT NOTIFICATION CONTROL DEVICE AND SEMICONDUCTOR INTEGRATED CIRCUIT
割り込み通知制御装置および半導体集積回路 - 特許庁 - When a certain interrupt factor (for example, INT3) is generated, an interrupt control part 121 generates an interrupt signal INT.
ある割り込み要因（例えばＩＮＴ３）が発生した時、割り込み制御部１２１は、割り込み信号ＩＮＴを発生する。 - 特許庁 - The interrupt control part 14 has an output control part 140, and an interrupt factor status register 141 for storing an interrupt factor from the processing parts 16.
さらに、割込制御部１４に、出力制御部１４０、および処理部１６からの割込要因を記憶する割込要因ステータスレジスタ１４１を設ける。 - 特許庁 - The image processing apparatus includes a first interrupt control part 204 and a second interrupt control part 403 for deciding if the interrupt copy can be executed.
本発明の画像処理装置は、割込みコピーの実行可否を判断する第１割込み制御部２０４及び第２割込み制御部４０３とを備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
