「interruption mask」を含む例文一覧(28)
- INTERRUPTION MASK CONTROL METHOD AND INTERRUPTION MASK CONTROL PROGRAM
割込マスク制御方法および割込マスク制御プログラム - 特許庁 - Then the interruption level values of the interruption control register part 45 are compared with the interruption level value of the interruption mask level part 44 and only interruption factors below the interruption mask level are placed in an interruption inhibited state.
マイクロコンピュータはすべての割込要因を許可する割込イネーブルフラグ部と特定の割込レベル以上の割込要因を受理し、そのレベル未満の割込要因は禁止する割込マスクレベル部を保持している。 - 特許庁 - Accordingly, a mask possible interruption such as timer interruption is never performed when a numerical renewing processing is executed.
従って、数値更新処理が実行されているときに、タイマ割込等のマスク可能割込がかかることはない。 - 特許庁 - A processor core 4 is provided with an interruption controller 22 which serves to set an interruption mask bit F and hardware control when interruption fiq occurs.
処理コア４は割込み制御装置２２を備え、これは割込みｆｉｑが発生する時、割込みマスクビットＦ及びハードウエア制御をセットする役目をする。 - 特許庁 - An interruption request flag is forcibly set after the writing (step S112), and the interruption mask is released.
書き込みの終了後、ＵＳＢ割り込み要求フラグを強制的にセットして（ステップＳ１１２）、割り込みマスクを解除する。 - 特許庁 - When the interruption factor input to the interruption controller is a mask target, the information processing apparatus stops the transmission of the clock signal to the interruption controller.
また、情報処理装置は、割り込みコントローラへ入力される割り込み要因がマスク対象である場合に、当該割り込みコントローラへのクロック信号の送信を停止する。 - 特許庁 - In this microcomputer capable of multiple interruption, an interruption mask level register 46 which is provided at a CPU 2 side heretofore is provided at an interruption controller 4 side so that the CPU 2 can be miniaturized.
多重割込可能なマイクロコンピュータにおいて、従来ＣＰＵ２側に設けていた割込マスクレベルレジスタ４６を、割込コントローラ４側に設け、ＣＰＵ２の小型化を図る。 - 特許庁 - The laser mask includes: a mask substrate having a light transmission portion and light interruption portions separated by the light transmission portion interposed therebetween; and an uneven portion that is positioned on the mask substrate while corresponding to each light interruption portion and has an uneven shape.
レーザマスクは、光透過部、及び光透過部を介在して相互離隔する光遮断部を含むマスク基板と、光遮断部に対応してマスク基板に位置し、凹凸形状を有する凹凸部とを含む。 - 特許庁 - To provide an interruption control device for improving the performance of a system by making changeable a delay time until interruption mask release for every interruption generation source and eliminating useless start of an interruption handler.
割り込み発生源毎に割り込みマスク解除までの遅延時間を変更可能にして、無駄な割り込みハンドラの起動をなくし、システムのパフォーマンスを向上することができる割り込み制御装置を提供する。 - 特許庁 - An interruption control device 1 includes: an interruption acceptance part 11 for accepting an interruption signal from one or more devices; and a delay part 16 for delaying a signal for mask release to the interruption signal accepted by an interruption acceptance part 11 only by delay quantity set for every device.
割り込み制御装置１は、１以上のデバイスからの割り込み信号を受け付ける割り込み受付部１１と、割り込み受付部１１において受け付けた割り込み信号に対するマスク解除のための信号を、デバイス毎に設定された遅延量だけ遅延させる遅延部１６と、を有する。 - 特許庁 - The CPU generates log information in mask-impossible interruption processing, and then executes the processing for power-off.
ＣＰＵは、マスク不能割込処理において、ログ情報を生成した後、電源オフのための処理を実行する。 - 特許庁 - Two kinds of mask recovery processings for allowing interruption which are executed in a task processing are prepared in forms of (a) and (b).
タスク処理にて実行される、割込を許可するためのマスク復帰処理を、（ａ）と（ｂ）という形で２種類用意しておく。 - 特許庁 - The detection signal from a power source monitoring means 920A is inputted into a mask disabled interruption terminal and an input port 57a.
電源監視手段９２０Ａからの検出信号はマスク不能割込端子と入力ポート５７ａとに入力される。 - 特許庁 - A masking control signal NMI serves to either allow or prevent the software clearing of the interruption mask bit F.
マスク制御信号ＮＭＩは、ソフトウエアが割込みマスクビットＦをクリアするのを許可するか又は阻止するかの何れかの役目をする。 - 特許庁 - A PDA 70 that is the master device generates and outputs an interruption factor mask setting command to a tuner card 10 that is the slave device.
マスタ装置であるＰＤＡ７０は、割込要因マスク設定コマンドを発生してスレーブ装置であるチューナカード１０に出力する。 - 特許庁 - An output generation block 54 generates a level interruption mask prolonging signal S54c-3 for blocking outputs from the gate means.
出力生成ブロック５４は、ゲート手段の出力を遮断するためのレベル割り込みマスク延長信号Ｓ５４ｃ−３を生成する。 - 特許庁 - When a mask signal MASK is set to a low level prior to a power interruption of a circuit block 10 is shut off, a node N1 is kept in the low level by a latch circuit 24 consisting of a NAND 24a and an inverter 24b.
回路ブロック１０の電源切断に先立ってマスク信号ＭＡＳＫが“Ｌ”にされると、ＮＡＮＤ２４ａとインバータ２４ｂで構成されるラッチ回路２４によってノードＮ１が“Ｌ”に保持される。 - 特許庁 - When an interrupting signal to a DSP (Digital Signal Processor) is the mask target, the information processing apparatus stops the transmission of the clock signal to the interruption controller.
また、情報処理装置は、ＤＳＰへの割り込み信号がマスク対象である場合に、割り込みコントローラへのクロック信号の送信を停止する。 - 特許庁 - Besides, when the wait mask signal is asserted by the timer part 201, an interruption control block/card status register 210 asserts an interrupt signal to the CPU.
また、タイマー部２０１がウェイト・マスク信号をアサートすると、割り込み制御ブロック／カードステータスレジスタ２１０は、ＣＰＵに対するインタラプト信号をアサートする。 - 特許庁 - A USB interruption mask is set when updating a data in the flash ROM (step S103), and writing into the flash ROM is carried out under the condition of prohibiting the interruption resulting from equipment connection to the USB port (step S104-S111).
フラッシュＲＯＭのデータを更新する際には、ＵＳＢ割り込みマスクをセットし（ステップＳ１０３）、ＵＳＢポートへの機器接続に起因する割り込みを禁止した状態でフラッシュＲＯＭへの書き込みを行う（ステップＳ１０４〜Ｓ１１１）。 - 特許庁 - The diagnosis control part 40 invalidate the mask state of the mask control part 42 and outputs a nonmaskable interruption note to the central processing unit 1 when a fault process end answer reception part 44 does not receive a fault process end signal 121 within a specific time clocked by a timer part 45 after an interruption notice is given.
診断制御部４０は、割り込み通知した後に、タイマ部４５が計時する所定時間内に障害処理終了応答受信部４４が障害処理終了信号１２１を受信しなければ、マスク制御部４２のマスク状態を無効化し、中央処理装置１にノンマスカブル割り込み通知を出力する。 - 特許庁 - In a mask-impossible interruption processing, a CPU for controlling put-out checks a detection keeping period and a prize ball counting switch and when ON is performed, the content of a memory on the over-all number is reduced by one.
マスク不能割込処理において、払出制御用ＣＰＵは、検出維持期間、賞球カウントスイッチをチェックして、オンしたら総合個数記憶の内容を１減らす。 - 特許庁 - In a mask-impossible interruption processing, a CPU for controlling put-out checks a detection keeping period and a rental ball counting switch and when ON is performed, the content of a memory on the rental ball number is reduced by one.
マスク不能割込処理において、払出制御用ＣＰＵは、検出維持期間、球貸しカウントスイッチをチェックして、オンしたら貸し球個数記憶の内容を１減らす。 - 特許庁 - When a fault detection part 43 of a diagnostic device 4 detects a fault in the system, a diagnosis control part 40 outputs an interruption signal to the central processing unit 1 according to the mask state of a mask control part 42 which can be controlled by the central processing unit 1.
診断装置４の障害検出部４３がシステム内の障害を検出すると、診断制御部４０は、中央処理装置１により制御可能なマスク制御部４２のマスク状態に従って中央処理装置１に割り込み信号を出力する。 - 特許庁 - A forced power-off circuit starts counting when the power supply key is pressed down, and outputs INTb signal (mask-impossible interruption signal) when the count value reaches N corresponding to (n+m) seconds.
強制電源オフ回路は、電源キーが押下されるとカウントを開始し、カウント値が（ｎ＋ｍ）秒に相当するＮになったら、ＣＰＵにＩＮＴｂ信号（マスク不能割込信号）を出力する。 - 特許庁 - A non-mask interruption is loaded to the control means 2 by a power source off detecting signal from the power supply stop detecting means just before the power supply stop and the time data of the clock means are stored in the time data storage means.
制御手段は、電源供給停止直前に電源供給停止検知手段からの電源断検知信号によりノンマスク割込みをかけられて、時計手段の時刻データを時刻データ記憶手段に格納する。 - 特許庁 - Also, when noise detection by the noise detection circuit 14 occurs in performing SYNC communication in a standby state that access to an HDD 11 is not performed, the interruption is masked by a mask circuit 15 in accordance with setting by a user from an operation panel 10.
また、ノイズ検知回路１４によるノイズ検知がＨＤＤ１１へのアクセスを行なっていない待機状態時のＳＹＮＣ通信時に発生した場合、操作パネル１０からの利用者による設定に応じてマスク回路１５が割り込みをマスクする。 - 特許庁 - Moreover, in a waiting state after mask impossible interruption processing executed due to the momentary power failure of the power supply or the like, the CPU starts main processing based on a return signal and control is continued from the control state at the time of the occurrence of a power OFF signal by recovery processing.
また、電源の瞬断等に起因して実行されたマスク不能割込処理のあとの待機状態では、ＣＰＵは、復帰信号にもとづいてメイン処理を開始し、復旧処理によって電源断信号発生時の制御状態から制御が続行されるようになる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
