「latching」を含む例文一覧(1202)
＜前へ 1 2 .... 15 16 17 18 19 20 21 22 23 24 25 次へ＞- This device is provided with predecoders (3A, 3B) predecoding an applied address signal, address latch circuits (4A, 4B) latching respectively output signals of these predecoders, and decode circuit (5A, 5B) decoding respective output signals of the address latch circuits and performing memory cell selection operation in a corresponding memory block (MBA, MBB).
メモリブロック（ＭＢＡ，ＭＢＢ）それぞれに対応して、与えられたアドレス信号をプリデコードするプリデコーダ（３Ａ，３Ｂ）と、これらのプリデコーダの出力信号をそれぞれラッチするアドレスラッチ回路（４Ａ，４Ｂ）と、アドレスラッチ回路それぞれの出力信号をデコードして対応のメモリブロックにおいてメモリセル選択動作を行なうデコード回路（５Ａ，５Ｂ）とを設ける。 - 特許庁 - This semiconductor integrated circuit is provided with an electrically programmable fuse element 11 arranged between a voltage node for a program and a latch node, a latch circuit 15 for latching the voltage of the latch node and a current source 16 for controlling the scale of the operating currents of the latch circuit, and for deciding whether or not the fuse element has been already programmed.
半導体集積回路は、プログラム用電圧ノードとラッチノードとの間に設けられた電気的にプログラム可能なヒューズ素子１１と、前記ラッチノードの電圧をラッチするラッチ回路１５と、前記ラッチ回路の動作電流の大きさを制御して、前記ヒューズ素子がプログラム済みか否かを判定する抵抗判別値を制御する電流源１６とを具備する。 - 特許庁 - In the IC socket having the socket main body and a latching mechanism made to be pivotally supported at one side of the socket main body and made to be engaged with the socket main body in the other side and having a cover member to have a pressurizing member at the center part and the contact to which the IC package is loaded, the pitch conversion substrate where the contact is arranged is installed exchangeably.
ソケット本体と、該ソケット本体の一側に回動可能に枢支されて他側にソケット本体と係合されるラッチ機構を有し、かつ中央部分に押圧部材を有するカバー部材と、ＩＣパッケージが装着されるコンタクトとを有するＩＣソケットにおいて、前記コンタクトが配置されたピッチ変換基板が交換可能に設けられることを特徴とする。 - 特許庁 - The latching relay 12 is provided with a permanent magnet, and usually maintains the condition wherein a contact point for connecting/disconnecting a connection point 20U of a series circuit 10U to/from a U-phase coil 11U and a contact point 14V for connecting/disconnecting a connection point 20V of a series circuit 10V to/from a V-phase coil 11V are closed.
ラッチングリレー１２は、永久磁石を備え、通常時は、その永久磁石の磁力により、直列回路１０Ｕの接続点２０ＵとＵ相巻線１１Ｕとを接続／切断する接点１４Ｕおよび直列回路１０Ｖの接続点２０ＶとＶ相巻線１１Ｖとを接続／切断する接点１４Ｖが閉じられた状態を維持する。 - 特許庁 - The latch member 51 is composed so that by lifting the inner door 3 and opening the inner input opening 300, a forward side moves to latch the outer door 4 so it does not open, and by lowering the inner door 3 and closing the inner input opening 300, the forward side moves to release latching of the door 4 so that it can be opened.
掛止部材５１は、内扉３を上げて内側投入口３００を開くことにより、先部側が動いて外扉４を開かないように掛止し、内扉３を下げて内側投入口３００を閉じることにより、先部側が動いて外扉４を開くことができるように外扉４の掛止を解除するように構成されている。 - 特許庁 - This high-speed visual sensor is provided with an A/D converter array 13 where one A/D converter 210 corresponds to a photodetector 120 of each array of a photodetector array 11 and with a parallel processing unit 14 consisting of an arithmetic element 400 having an information register 410 latching position information of a pixel in the inside and corresponding one to one to each photodetector 120.
受光素子アレイ１１の各列の受光素子１２０に対して１個のＡ／Ｄ変換器２１０を対応させたＡ／Ｄ変換器アレイ１３と、受光素子１２０と１対１に対応し、内部に画素の位置情報を保持する情報レジスタ４１０を有する演算素子４００からなる並列処理機構１４とを備えている。 - 特許庁 - If an elevating lever 16 is tried to be moved upward intentionally without using the key for the cylinder lock 20, an upper end part of a lock release piece 17 arranged in the elevating lever abuts on a stopper piece 29 in a second cam 27 and prevents a shift of the elevating lever 16, and consequently, the locking condition of the hook piece 14 with a latching piece 3 is maintained.
昇降杆１６をシリンダ錠２０のキーによることなく故意に上方に移動させようとした場合には、その昇降杆に設けられたロック解除片１７の上端部が第２カム２７のストッパー片２９に当接して昇降杆１６の移動を阻止するので、フック片１４の掛止め片３に対するロック状態はそのまま保持される。 - 特許庁 - An image memory part 30 possessed by the liquid crystal display is provided with a red display data processing circuit 70R, a green display data processing circuit 70G and a blue display data processing circuit 70B for processing each color data, a switch circuit 75 for selecting the output from these data processing circuits, and data flip-flops 76-1 and 76-2 for latching the display data.
液晶表示装置が有する画像メモリ部３０は、各色のデータを処理する赤表示データ処理回路７０Ｒ，緑表示データ処理回路７０Ｇ及び青表示データ処理回路７０Ｂと、これらのデータ処理回路からの出力を選択するスイッチ回路７５と、表示データをラッチするデータフリップフロップ７６−１及び７６−２とを備える。 - 特許庁 - This circuit is provided with an SRAM 1 for storing data and a latch group 91 for inputting a data signal outputted from the DO[7:0] terminal of the SRAM 1 and latching the data signal with timing of a signal change after the signal change to instruct the output of the data signal by an output trigger signal to instruct the output of the data signal to the SRAM 1.
データを記憶するＳＲＡＭ１と、ＳＲＡＭ１のＤＯ［７：０］端子から出力されるデータ信号を入力し、ＳＲＡＭ１にデータ信号の出力を命じる出力トリガ信号がデータ信号の出力を命じる信号変化をした後の信号変化のタイミングでデータ信号をラッチするするラッチ群１９とを備える。 - 特許庁 - The optical fiber cable gripper for gripping and fixing the optical fiber cable is constituted of an engagement member 1 to be fixed to the spacer 12 of the optical fiber cable by screwing with a plurality of screws 2 from a periphery and a latching member 3 which is pre-fixed inside the light generation end fox, is fitted to the engagement member 1 and has an attachable/ detachable structure.
光ファイバケーブルを把持、固定するための光ファイバケーブル把持具が、光ファイバケーブルのスペーサ１２に周囲から複数のねじ２が螺挿されて装着固定する係合部材１と、予め光成端箱の内部に固定され係合部材１に嵌合し着脱可能な構造となっている係止部材３とから構成されている。 - 特許庁 - The semiconductor device comprises a latch means 2 for latching data and a control signal, a current supply means 3 for supplying a current based on data output from the latch means, and an output control means 4 for outputting a current supplied from the current supply means according to a control signal output from the latch means.
この半導体装置は、データ及び制御信号をラッチするラッチ手段２と、ラッチ手段から出力されるデータに基づいて電流を供給する電流供給手段３と、ラッチ手段から出力される制御信号に従って、電流供給手段から供給される電流を出力する出力制御手段４とを具備する。 - 特許庁 - The analysis system comprises an output range specifying means for specifying an analysis data and an output range of the analysis data, a command latch means for latching a command to control software except for the analysis system, and an output means for outputting the specified analysis data in a format which can be understood by the software except for the analysis system and outputting the latched command.
分析データと、分析データの出力範囲を特定する出力範囲特定手段と、分析システム以外のソフトウエアを制御する命令を保持した命令保持手段と、特定された分析データを分析システム以外のソフトウエアが理解できる形式で出力するとともに保持した命令を出力する出力手段から構成される。 - 特許庁 - The electric connection box 50 is formed to extend upward from the bottom of an electric circuit board containing section 19, and includes a flexible latch 52 for latching a female connector 51 on electric circuit boards 14 and 15 when the electric circuit boards 14 and 15 are inserted into the electric circuit board containing section 19 along a side guide 23.
電気接続箱５０は、電気回路基板収容部１９の底部から上方へ延長するように形成され且つ、電気回路基板１４，１５が側部側ガイド２３に沿って電気回路基板収容部１９に挿入された際に電気回路基板１４，１５上の雌型コネクタ５１を係止する可撓係止片５２を備える。 - 特許庁 - To provide a fitting nut preventing the fitting nut from moving or slipping-off even when the fitting rail is inclined and not fastened by a bolt and directly latching an electrical appliance, etc., to a prescribed position on a fitting rail to be fitted without inserting from the end of the fitting rail.
この発明は、取付レールが傾斜している場合であって、ボルトによる締め付けが行われていない場合であっても、取付ナットが移動、滑脱することがなく、取付レールの端部から挿通することなしに、電気器具等を固定すべき取付レール上の所望の位置へ直接掛止することができる取付ナットを提供することを目的としている。 - 特許庁 - A data transition detection circuit 4 detects the data transition of an input data signal IDA; and a synchronizing clock generation circuit 3 generates a pulse synchronizing with the data transition from a clock, and generating a synchronizing pulse delayed by prescribed time to output a latch data signal obtained by latching the input data signal IDA by the delayed synchronizing pulse.
データ遷移検知回路４によって入力データ信号ＩＤＡのデータ遷移を検出し、同期クロック生成回路３によって、クロックからこのデータ遷移に同期するパルスを生成して所定時間遅延した同期パルスを生成し、この遅延した同期パルスで入力データ信号ＩＤＡをラッチしたラッチデータ信号を出力する。 - 特許庁 - This disk device includes a casing having a bottom wall, a disk-like recording medium arranged in the casing, a driving motor for supporting and rotating the recording medium, a head performing information processing for the recording medium, a head actuator, and an inertia latch mechanism 32 for latching the actuator to hold it in a retreating position when external force is received.
ディスク装置は、底壁を有した筐体と、筐体内に配設されたディスク状の記録媒体と、記録媒体を支持しているとともに回転させる駆動モータと、記録媒体に対して情報処理を行うヘッドと、ヘッドアクチュエータと、外力を受けた際、アクチュエータをラッチして退避位置に保持するイナーシャラッチ機構３２と、を備えている。 - 特許庁 - In the detachable cold insulation cover C1 covering the piping joint 4 in a liquified natural gas receiving line 2, a cold insulator 6 which covers the piping joint 4 is mounted in the interior of a plurality of exterior plates 5 which can be connected arcuately and a delatchable latching member 7 is mounted to the joints of the exterior plates 5 located opposite to one another.
液化天然ガスの受入ライン２における配管接続部４を覆う着脱自在な保冷カバーＣ１であって、円弧状となるように接続可能な複数の外装板５の内側には、配管接続部４を覆う保冷材６が設けられ、かつ、外装板５の対向し合う接続部には、掛脱自在な掛止部材７が設けられている。 - 特許庁 - The rhizome harvester has constitution that an auxiliary divider 70 shaking vertically following the slope U2 of a ridge U is inclined from the on the side face of a longitudinally rotary type latching and raising device 1c toward the front of a machine body and the action side A1 of the auxiliary divider 70 is arranged slantingly toward the side of the slope U2.
根茎収穫機において、畝Ｕの法面Ｕ２に追従して上下自在に揺動する前記補助分草装置７０を縦回し形係止引起し装置１ｃの側面から機体前方へ向けて傾斜させ、更に前記補助分草装置７０の作用側Ａ１を法面Ｕ２側へ向けて斜設したことを特徴とする根茎収穫機 - 特許庁 - The polyhedral body outlet box is an electric box, having a prescribed height to save space; it is characterized by an inwardly directed attachment piece, which is capable of latching a wall-aligning cover, and an outwardly directed fixed piece formed at each corner of an octagonal cross-section which is integral and protrudingly provided.
省スペースに対応して所定の高さとした電気ボックスであって、下端開放状の８角形断面に形成された筒状ボックス本体には、塗代カバーを係合可能な内向きの取付片と、８角形断面の各屈曲部に形成した外向きの固定片とが一体に突設されていることを特徴とする多面体アウトレットボックス。 - 特許庁 - To reduce power consumption for deciding a logic level of a data bus supplied with the memory cell read-out data in a synchronous DRAM output circuit and to generate an output of a nearly source voltage level by latching the memory cell read-out data, generating a boosted voltage based on the latched data and driving an n-channel field effect transistor.
シンクロナスＤＲＡＭの出力回路において、メモリセル読み出しデータが供給されるデータバスの論理レベルを確定するための消費電力を低減するとともに、メモリセル読み出しデータをラッチし、ラッチしたデータに基づいて昇圧された電圧を発生させてｎチャネル電界効果トランジスタを駆動することでほぼ電源電圧レベルの出力を発生できるようにする。 - 特許庁 - The entire control part 11 can perform only a predetermined operation at least including the reception of the call detection signal under the energy saving operation state, gets out of a sleep state by the supply of a necessary voltage when the call detection signal is acquired, and then, allows a relay drive part 10 to set the connection destination of the attached telephone set 3 to the reset terminals R of the latching relay 2.
全体制御部１１は、省エネルギー動作状態の下では、少なくとも呼出検出信号の受付を含む所定動作のみの実行が可能であり、呼出検出信号を取得すると、必要な電圧が供給されてスリープ状態を脱した後、リレー駆動部１０に対して付属電話機３の接続先をラッチングリレー２のリセット端子Ｒに設定させる。 - 特許庁 - An organic EL display device is equipped with a display panel, where a plurality of pixels 5 are formed; a current driver 11 for supplying a driving current to the pixels 5; a source drive circuit provided with a pixel drive section 11, having a register 7 for latching a data signal and a timing control section 9; and signal lines for supplying the drive current from the current driver 11 to the pixels 5.
有機ＥＬ表示装置は、複数の画素５が形成された表示パネルと、画素５に駆動電流を流すための電流駆動部１１と、データ信号をラッチするためのレジスタ７と、タイミング制御部９とを有する画素駆動部１が設けられているソース駆動回路と、電流駆動部１１からの駆動電流を画素５に供給する信号線とを備えている。 - 特許庁 - A square plate-like clamping plate 2 in which a width between both end edges of one direction is smaller than the width of a gap between the latching pieces 8, 8 and a width between the both end edges of the other direction perpendicular to the one direction is increased is assembled to the body frame 1 with a fastening bolt 3 to be inserted into the clamping plate 2 via the support plate 7 and a nut 4 screwing therethrough.
また、前記掛止片８，８間の間隙幅より一方向側の両端縁間を幅狭くし、該一方向に直交する他方向側の両端縁間を幅広くした方形板状の挟持板２を、前記支持板７を通じて該挟持板７に貫通させる締付けボルト３とこれに螺合するナット４によって前記本体枠１に組付ける。 - 特許庁 - The pump includes the disposable pump head formed to be frictionally engaged to a motor so as to flow fluid into an input port and flow out from an output port through the disposable pump head and a canister 12, including a cover 1 and a latching arrangement, configured with an interior cavity dimensioned to receive the disposable pump head.
本発明に係るポンプは、流体が流入口に流入して使い捨てポンプヘッドを通って流出口から外側に流出するようにモータに摩擦によって係合するように形成される使い捨てポンプヘッドと、カバー及びラッチ配置を有するとともに、使い捨てポンプヘッドを受け入れる寸法を有する内部空洞を有するように形成されるキャニスタと、を備える。 - 特許庁 - A grommet inner has an annular body 25 fixed to the annular thick part of a grommet outer; a cylindrical fitting portion 23 for latching coupled to the annular body; a cylindrical connector housing 29 coupled to the inner circumference of the cylindrical fitting portion through an annular plate 22 and held in place; a partition wall 28 which bisects the inner space of the connector housing; and a coupling terminal penetrating the partition wall.
グロメットインナは、グロメットアウタの環状肉厚部に固定された環状本体部２５と、環状本体部に連結された係止用の筒状嵌合部２３と、筒状嵌合部の内周に環状板体２２を介して連結保持された筒状のコネクタハウジング２９と、コネクタハウジングの内空間を二分する仕切壁２８と、仕切壁を貫通する連結端子とを有する。 - 特許庁 - A tape switch 14a and a limit switch 14b detect the open state of an output terminal block cover openably/closably provided on the front of an output terminal block for storing by a latching relay 23, the start of a generator (engine) is regarded to be improper when it is determined that the output terminal block cover has been opened, and a warning for urging a check on an output voltage is outputted.
出力端子台の前面に開閉可能に設けられている出力端子台カバーの開状態をテープスイッチ１４ａやリミットスイッチ１４ｂで検出し、ラッチングリレー２３にて記憶し、出力端子台カバーを開いたことがあると判断したときに発電機（エンジン）の始動を不可とし、出力電圧を確認するように促す警告を出力する。 - 特許庁 - The semiconductor storage has a first latch circuit 232 for latching stored data and a plurality of second latch circuits 210 operating according to logic reversed to the first latch circuit 232, and has a storage cell part 202 for receiving the stored data from the first latch circuit 232 by the second latch circuit 210 selected by a selection signal to output it.
本発明にかかる半導体記憶装置は、被記憶データをラッチする第１のラッチ回路２３２と、第１のラッチ回路２３２とは反転した論理で動作する複数の第２のラッチ回路２１０を有し、選択信号により選択された第２のラッチ回路２１０により第１のラッチ回路２３２からの被記憶データを受け取り出力する記憶セル部２０２とを有するものである。 - 特許庁 - To provide a latch mechanism for latching in interlocking with rotation of a cover member provided to hold a card such as IC card, SD card etc.; a lowered and miniaturized connector for a card having an erroneous operation prevention mechanism to guide the cover member to a normal position for a base member when closed; and a thin and small information terminal apparatus using the miniaturized connector for a card.
ＩＣカードやＳＤカード等のカードを保持するように設けられたカバー部材の回動に連動してラッチするラッチ機構と、閉合時にベース部材に対してカバー部材を正常位置に導く誤操作防止機構とを有する低背化された小型のカード用コネクタを得ると共に、この小型化されたカード用コネクタを用いる薄型で小型の情報端末機器を得る。 - 特許庁 - The current polarity detector circuit includes: a level shift circuit that reduces the output terminal voltage of a motor; a comparator that compares the output voltage of the level shift circuit with a reference voltage; and a latching circuit that latches the output voltage of the comparator when both an upper arm switching element and a lower arm switching element are turned off and thereby detects the polarity of a current flowing through the motor.
電流極性検出回路は、モータの出力端子電圧を低減するレベルシフト回路と、該レベルシフト回路の出力電圧を基準電圧と比較するコンパレータと、上アームスイッチング素子及び下アームスイッチング素子が共にオフであるタイミングで、上記コンパレータの出力電圧をラッチすることにより、モータを流れる電流の極性を検出するラッチ回路とを有する。 - 特許庁 - This color calibration warning device 100 comprises a sensor device 302 for detecting a test image for obtaining a measured color value, a memory device 304 for storing an ideal color value, a comparing device 306 for comparing a measured color value with the ideal color value, a latch device 308 for selectively latching an output of the comparing device 306, and a display device 102 for indicating the latched output to a user.
カラー校正警報装置１００は、測定カラー値を得るためテスト画像を検出するセンサ装置３０２と、理想カラー値を保存するメモリ装置３０４と、測定したカラー値と理想カラー値を比較する比較装置３０６と、比較装置の出力を選択的にラッチするラッチ装置３０８と、ラッチされた出力をユーザに表示する表示装置１０２で構成されている。 - 特許庁 - This liquid crystal display device driving circuit is provided with a display data latch for latching display data from a memory, a gamma decoder for receiving a plurality of gradation voltages and selecting and outputting one of the plurality of gradation voltages in response to the display data, and a driver cell circuit for receiving an output voltage of the gamma decoder and generating an output voltage to be applied to a liquid crystal display device.
メモリからディスプレイデータをラッチするディスプレイデータラッチ、複数の階調電圧を受信し、ディスプレイデータに応答して複数の階調電圧のうち何れか一つを選択して出力するガンマデコーダ及びガンマデコーダの出力電圧を受信し、液晶表示装置に印加される出力電圧を発生させるドライバセル回路を備える液晶表示装置駆動回路である。 - 特許庁 - In accordance with movement transmitted from the shift lever for shifting the automatic transmission, one of magnetic detection elements 14 is latched (detection state is maintained) with a detection signal obtained when a projection 20 of two projections 20 and 21 of a magnetic body 19 corresponds, and latching is released with the detection signal obtained when the next projection 21 corresponds.
自動変速機のシフト操作をするシフトレバーから伝えられる動作に伴い、磁気検出素子１４の１つに対して、磁性体１９が２つ有する突起２０，２１のうちの１つの突起２０が対応したときの検出信号でラッチ（検出状態の保持）をし、そして、次の１つの突起２１が対応したときの検出信号でラッチの解除をするようにする。 - 特許庁 - The imaging apparatus is provided with a bypass circuit 200A comprising an inversion circuit 27 including an inverter for receiving the latching results from a latch circuit 25 while inverting, a switch 29 including a field effect transistor for turning on/off current supply to a bypass resistor 28 provided in the bypass circuit 200A, and a driver control circuit 30 for turning the switch 29 on/off depending on a strobe signal thereto.
ラッチ回路２５のラッチ結果を反転して入力するインバータからなる反転回路２７と、該バイパス回路に設けたバイパス抵抗２８への電流をＯＮ／ＯＦＦさせる電界効果トランジスタからなるスイッチ２９と、該スイッチへ２９のストローブ信号に応じてスイッチのＯＮ／ＯＦＦを制御するドライバ制御回路３０とで構成されるバイパス回路２００Ａを設ける。 - 特許庁 - The latching mechanism is comprised of bearing members 48 rotatably connected to the platen 18 and a holding section 50 provided in the first support member 14, detachably engaging with the bearing member 48 and fixedly holding the bearing member 48 in a predetermined position when the platen 18 is in the operating position and rotatably holding the platen 18 in the operating position through the bearing member 48.
係止機構は、プラテン１８に回転自在に連結される軸受部材４８と、第１支持部材１４に設けられ、プラテン１８が作用位置にあるときに、軸受部材４８に脱離可能に係合して軸受部材４８を予め定めた位置に固定的に保持するとともに、軸受部材４８を介してプラテン１８を回転自在に作用位置に保持する保持部５０とから構成される。 - 特許庁 - The organic EL display device is equipped with a display panel formed with a plurality of pixels 5, a source driving circuit provided with a pixel driving section 1 having a current driving section 11 for passing the driving current to the pixels 5, a register for latching a data signal and a timing control section 9, and a signal line for supplying the driving current from the current driving section 11 to the pixels 5.
有機ＥＬ表示装置は、複数の画素５が形成された表示パネルと、画素５に駆動電流を流すための電流駆動部１１と、データ信号をラッチするためのレジスタ７と、タイミング制御部９とを有する画素駆動部１が設けられているソース駆動回路と、電流駆動部１１からの駆動電流を画素５に供給する信号線とを備えている。 - 特許庁 - This microcomputer comprises an output buffer 2 temporarily storing debug information outputted to an input terminal 5 to which a fixed potential is applied from the outside; a latch circuit 3 fetching the fixed potential to be applied to the input terminal 5, and latching and outputting it for an internal circuit; and a control circuit 4 exclusively controlling the output operation of the output buffer 2 and the fetching operation of the latch circuit 3.
外部から固定電位が印加される入力端子５に対して出力するデバッグ情報を一時記憶する出力バッファ２と、入力端子５に印加される固定電位を取り込み内部回路向けにラッチ出力するラッチ回路３と、出力バッファ２の出力動作とラッチ回路３の取り込み動作とを排他的に制御する制御回路４とを備えている。 - 特許庁 - Two internal clocks clk and/clk being generated by an internal clock generation part are supplied to internal and synchronization clock input parts 60 and 61 to adjust timing, thus generating clocks n01 and n02 for latching timing.
本発明は、入力バッファ回路を１つの入力信号に対して２系統または複数系統の構成にし、供給されるクロックから集積回路装置内部で分周して相補の内部クロックまたは複数の内部クロックを生成し、２系統のまたは複数系統の入力バッファによって、相補クロックに同期してまたは複数クロックに同期して入力信号を取り込み、ラッチすることを特徴とする。 - 特許庁 - In the food housing cup including a top-open cup body 1 which has a small outer flange over the entire periphery of an open end edge 2 and a thin cover 3 which has a tab 4 for opening and bonded onto the upper surface of the open end edge 2 of the cup body 1, a folding line part 10 for latching the tab 4 by surrounding the small outer flange is formed on the tab 4.
開口端縁部２の全周にわたって小外鍔部を有する上方開口状のカップ本体１と、開封用のタブ部４を有すると共にカップ本体１の開口端縁部２の上面に貼着される薄片状の蓋３とを、備えた食料品収納カップに於て、小外鍔部を抱き込み状としてタブ部４を係止させるための折り線部１０を、タブ部４に形成している。 - 特許庁 - The semiconductor memory device is provided with a sensing unit including first cross-coupled MOS transistors to sense and amplify difference between voltage applied to a first node and that to a second node, and a unit cell latching data by using second cross-coupled MOS transistor and providing a first signal and a second signal corresponding to the latched data to the first node and the second node.
本発明の半導体メモリ装置は、第１のクロスカップルされたＭＯＳトランジスタを備え、第１のノード及び第２のノードに印加される電圧の差を検出して増幅するセンシング部と、第２のクロスカップルされたＭＯＳトランジスタを用いてデータをラッチし、ラッチされたデータに対応する第１の信号及び第２の信号を前記第１のノード及び第２のノードに提供する単位セルとを備える。 - 特許庁 - The semiconductor storage device includes a latch circuit for latching an address signal supplied from the external, a core circuit including a memory capacitor for executing access operation corresponding to an address stored in the latch circuit and a latch timing control circuit for previously storing that the address signal is changed in the operation of the core circuit and allowing the latch circuit to latch the changed address signal after the end of the operation of the core circuit.
半導体記憶装置は、外部から供給されるアドレス信号をラッチするラッチ回路と、ラッチ回路が格納するアドレスに対してアクセス動作が実行されるメモリセルキャパシタを含むコア回路と、コア回路が動作中にアドレス信号が変化したことを記憶しておきコア回路の動作終了後にラッチ回路に変化後のアドレス信号をラッチさせるラッチタイミング制御回路を含むことを特徴とする。 - 特許庁 - The invention includes a plurality of latch circuits latching words formed of pilot bits from a plurality of slots, a plurality of correlators coupled to the latch circuits for correlating the words to a series of predetermined values, and a coupler for coupling the groups of the correlators so that maximum peak values of the same size and of the opposite polarity are formed at a zero time shift and a middle time shift.
複数のスロットからのパイロットビットにより形成されるワードをラッチングしている複数のラッチ回路と、該ラッチ回路に結合され、前記ワードを一連の所定の値に相関させる複数の相関器と、前記相関器それぞれの集合を結合して、同じ大きさで極性が反対である最大ピーク値が０時間シフト及び中間時間シフトで形成されるようにする結合器とを含むことを特徴とする。 - 特許庁 - Each of the 2nd pointer signals is generated according to a sequence where no overlapping takes place and triggers latching of each data signal.
また、各々が特定のラッチ回路に対応し、前に発生された第１のポインタ信号と時間的に重なり合う第１のポインタ信号１２２ａ〜１２２ｄを発生する第１の信号発生器と、対応する第１のポインタ信号を受け取り、それぞれのラッチ回路への入力のために第２のポインタ信号を発生するパルス変換装置１４８、１５８とを含み、各第２のポインタ信号は重なり合わないシーケンスで発生され、各データ信号のラッチ動作をトリガする。 - 特許庁 - The IC socket, comprising a guiding part in which electronic parts are mounted, a socket main body in which the guiding member is arranged, a latching mechanism holding the electronic parts mounted on the guiding member, a plurality of contacts connected to the electronic parts, and a moving plate for opening and closing the contact parts, is provided with a push-up mechanism pushing up the guiding member.
電子部品が装着される案内部材と、該案内部材が設置されるソケット本体と、該ソケット本体に対して上下動可能に設けられた操作部材と、前記案内部材に装着された電子部品を保持するラッチ機構と、前記電子部品と接続される複数個のコンタクトと、該コンタクトを開閉するための移動板とを有するＩＣソケットにおいて、前記案内部材を押上げる押上機構が設けられている。 - 特許庁 - Also, the SDRAM is provided with a SFF 32 latching an output signal DQM 1 of the input buffer 31 by an internal clock signal CLK 1 from the clock buffer 21, the input buffer 33 inputs a synchronous mask control signal DQMS from the SFF 32, a bank active recognizing signal BACT and a write-in state recognizing signal WENZ, and is activated/inactivated by the synchronous mask control signal DQMS.
入力バッファ３１の出力信号ＤＱＭ１をクロックバッファ２１からの内部クロック信号ＣＬＫ１にてラッチするＳＦＦ３２を備え、入力バッファ３３は、ＳＦＦ３２からの同期マスク制御信号ＤＱＭＳと、バンクアクティブ認識信号ＢＡＣＴと書き込み状態認識信号ＷＥＮＺを入力し、アクティブ状態において同期マスク制御信号ＤＱＭＳにによって活性化／非活性化する。 - 特許庁 - The hold memory circuit 24 is provided with: a delay circuit for delaying an inputted horizontal synchronizing signal LS; a hold latch cell for latching display data DR, DG and DB on the basis of the horizontal synchronizing signal LS delayed by the delay circuit; and a control circuit for outputting an output timing signal LSOUT to the switch circuit 28 when the horizontal synchronizing signal LS delayed by the delay circuit is inputted.
ホールドメモリ回路２４は、入力された水平同期信号ＬＳを遅延させる遅延回路と、遅延回路により遅延された水平同期信号ＬＳに基づいて表示データＤＧ・ＤＢ・ＤＢをラッチするホールドラッチセルと、遅延回路により遅延された水平同期信号ＬＳが入力されるとスイッチ回路２８に出力タイミング信号ＬＳＯＵＴを出力するコントロール回路とを備える。 - 特許庁 - A precise absolute type encoder unit 60 includes: a control unit 100 electrically connected to the increment-type encoder 140 to generate a control signal for the increment-type encoder; a comparator 160 electrically connected to the output of the increment type encoder to generate a first pulse signal; and a latch device 180 electrically connected to the output of the comparator to generate a second pulse signal by latching a first generated pulse signal.
高精度絶対型エンコーダ装置６０には増分型エンコーダ１４０へ電気接続され、増分型エンコーダへ制御信号を発生する制御装置１００、増分型エンコーダ出力へ電気接続され、第１パルス信号を発生する比較器１６０、比較器出力へ電気接続され、発生する第１パルス信号をラッチすることにより、第２パルス信号を発生させるラッチ装置１８０が含まれる。 - 特許庁 - The common electrode drive circuit includes a unit control circuit 152 corresponding to each common electrode 108, and each unit control circuit 152 includes a transmission gate 52 that is turned on when a scanning line immediately above or immediately below is selected, and a latch circuit 60 latching a voltage just before the transmission gate 52 is turned off and holding the common electrode 108 at the inverted voltage.
ここで、コモン電極駆動回路は、各コモン電極１０８に対応した単位制御回路１５２を有し、各単位制御回路１５２は、１行上または１行下の走査線が選択されたときにオン状態となるトランスミッション・ゲート５２と、トランスミッション・ゲート５２がオフ状態となる直前の電圧を取り込んで、コモン電極１０８をその反転電圧に保持するラッチ回路６０と、を有する。 - 特許庁 - This magnetic field sensor is provided with a Hall element 11 generating a Hall voltage in proportion to density of a passing magnetic flux, a voltage amplifier 12 amplifying an output voltage from the Hall element 11, a Schmitt trigger circuit 13 receiving an amplification signal from the voltage amplifier and outputting different output voltages according to its threshold, and a logic latch circuit 15 latching the Schmitt trigger circuit by receipt of an output signal from it.
磁界センサは、通過する磁束密度に比例してホール電圧を発生するホール素子１１と、該ホール素子１１の出力電圧を増幅する電圧増幅器１２と、電圧増幅器１２からの増幅信号を受け、そのしきい値により異なる出力電圧を出力するシュミットトリガ回路１３と、シュミットトリガ回路１３からの出力信号を受けてこれをラッチするロジックラッチ回路１５とを有している。 - 特許庁 - The storage body is composed so that joints of at least three plane members connected to each other among each polygonal shape plane member composing each surface of a polyhedron can be separated and the three plane members can be developed to a plane-shape and the storage article has a latching and holding means to latch and hold the separated joints to each other in a state assembled in a nearly polyhedron shape.
本発明の収納体は、多面体の各表面を構成する各多角形状の平面部材のうち、互いに連結された少なくとも３つの平面部材の連結部分を分離して、前記少なくとも３つの平面部材を平面状に展開し得るように構成するとともに、前記分離した連結部分を、ほぼ多面体状に組み立てた状態で互いに掛止させて保持するための掛止保持手段を備えている。 - 特許庁 - This device comprises a band memory 204 for keeping printing data, a controlling part 203 for reading control of data from the band memory, and data latching parts 1001, 1002 each for temporarily keeping driving data corresponding to nozzle rows for recording odd-numbered and even numbered rasters, wherein a time lag corresponding to less than one pixel displacement can be provided in the timing for transferring the driving data to each nozzle row.
プリントデータを保持するバンドメモリ２０４と、バンドメモリからデータの読み出し制御をおこなう制御部２０３と、奇数番目および偶数番目のラスタの記録を行うためのノズル列に対する駆動データをそれぞれ一時的に保持するデータラッチ部１００１，１００２とを具え、各ノズル列にそれぞれ駆動データを転送するにあたり、当該転送を行うためのタイミングに１画素未満のずれに対応した時間差を設けることができるようにする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
