「logical sequence」を含む例文一覧(53)
1 2 次へ＞- to establish the logical sequence of an idea
(物事の)筋道が通るようにする - EDR日英対訳辞書 - assembling in proper numerical or logical sequence
適当な数または論理的シーケンスで集まること - 日本語WordNet - Thus, a logical disjunct is a sequence of logical terms separated by the .OR. operator.
このように, 論理離接は .OR. 演算子で区切られた論理項のひとつながりである. - コンピューター用語辞典 - A logical unit assigns the sequence number 1 to the first request
論理装置は,最初の要求に順序番号1を割り当てる - コンピューター用語辞典 - The storage controller defines the logical storage space as the sequence of logical chunks, and each logical chunk includes plural logical blocks in the logical storage space.
記憶コントローラが論理記憶空間を論理チャンクのシーケンスとして定義し、各論理チャンクが論理記憶空間において複数の論理ブロックを含む。 - 特許庁 - The storage controller relates each logical chunk in the sequence of the logical chunks with which the logical storage space is defined with one physical chunk in the physical storage system.
記憶コントローラが、論理記憶空間を定義する論理チャンクのシーケンスにおける各論理チャンクを、物理記憶システムにおける１つの物理チャンクに関連付ける。 - 特許庁 - To provide a highly-precise logical simulation device and to reduce a verification period in logical simulation by taking into consideration the simulation execution sequence of sequence circuits whose output signal is a clock signal.
論理シミュレーションにおいて順序回路の出力信号がクロックである順序回路のシミュレーション実行順序を考慮することによる高精度論理シミュレーション装置の提供と検証期間削減を実現する。 - 特許庁 - The logical simulation device according to this invention comprises a selection means 2 for selecting from sequence circuits only those sequence circuits whose output is a clock signal, a preceding means 3 for preprocessing logical simulation of the sequence circuits selected by the selection means 2, and a continuation means 4 for executing the logical simulation of other sequence circuit configurations.
本発明の論理シミュレーション装置は、順序回路のうち順序回路の出力がクロックである順序回路を選別する選別手段２と、選別手段２より選別された順序回路の論理シミュレーションを先行する先行手段３と、他の順序回路構成の論理シミュレーションを行う続行手段４とを備える。 - 特許庁 - In a logical operation sequence inspection part 11, if a same sequence as a pre-registered logical operation sequence is detected in a line of input image data, additional information is corrected in an additional information correction part 13, based on correction information of additional information pre-registered in corresponding to the logical operation sequence.
論理演算シーケンス検査部１１において、入力画像データの列から、予め登録されている論理演算シーケンスと同一のシーケンスを検出すると、付加情報修正部１３において、当該論理演算シーケンスに対応して登録されている付加情報の修正情報に基づいて付加情報を修正する。 - 特許庁 - After generating the last random number value wherein a currently generated first random number sequence is to be one period, the random number sequence generation part 29 takes an exclusive logical sum of the random number value of the first random number sequence and RD1 to generate a second random number sequence with a generated pattern different from that of the first random number sequence.
乱数列発生部２９は、現在発生させている第一乱数列が１周期となる最後の乱数値を発生させた後、第一乱数列の乱数値とＲＤ１との排他的論理和を取ることにより、第一乱数列と発生するパターンが異なる第二乱数列を発生させる。 - 特許庁 - From the ladder sequence circuit created by a ladder sequence circuit creating means, a logical circuit corresponding to the sequence circuit is created by using previously stored graphical parts 2a to 2e.
ラダーシーケンス回路作成手段で作成されたラダーシーケンス回路を、予め格納されているグラフィカルパーツ２ａ〜２ｅを用いてラダーシーケンス回路に対応した論理回路を作成する。 - 特許庁 - When the random number sequence generation part 29 receives a random number sequence change instruction signal from the main control part 100, RD1 of the random number for logical calculation taken in from a first random number sequence is once stored in a random number register.
乱数列発生部２９は、主制御部１００より乱数列変更指示信号を受信すると、第一乱数列から取り込んだ論理演算用の乱数値のＲＤ１を乱数値レジスタに一旦記憶する。 - 特許庁 - Rotating logical gradient waveforms generated in pulse sequence generates the corresponding physical gradient waveforms.
パルスシーケンス中に生成される論理的勾配波形を回転させて、対応する物理的勾配波形を生成する。 - 特許庁 - To automatically manage/control fundamental process control and sequence control in test execution during system verification of a logical circuit.
論理回路のシステム検証の際、テスト実行において基本的なプロセス制御やシーケンス制御を自動的に管理・実行する。 - 特許庁 - If the logical value of the repeat_first_field signal is "0" continuously over two frames, the scanning method is determined from a combination of a progressive_sequence signal and a progressive_frame signal.
ｒｅｐｅａｔ＿ｆｉｒｓｔ＿ｆｉｅｌｄ信号の論理値が２フレーム分以上連続して「０」の場合には、ｐｒｏｇｒｅｓｓｉｖｅ＿ｓｅｑｕｅｎｃｅ信号とｐｒｏｇｒｅｓｓｉｖｅ＿ｆｒａｍｅ信号との組み合わせからスキャン方式を判定する。 - 特許庁 - Retry logic based on a logical sequence number is used to reapply commands from any connection that fails to commit.
論理シーケンス番号に基づく再試行論理を用いて、コミットに失敗した接続からのコマンドを再度適用する。 - 特許庁 - To provide an image processing unit capable of correctly reflecting additional information to operation result, even in the case of including a logical operation sequence.
論理演算シーケンスを含む場合においても付加情報を正しく演算結果に反映できる画像処理装置を提供する。 - 特許庁 - The decoder then applies a logical function to the bit estimate values, which produces the corresponding bit value for the bit sequence.
それから、復号器は、論理機能をビット推定値に適用し、これによって、ビット・シーケンスの対応するビット値を生成する。 - 特許庁 - Further, a range in which the sequence of flash of the data to the storage device 30 is determined by sorting LBA (Logical Block Address) orders is limited.
更にはストレージ装置３０にフラッシュする際の順序を、ＬＢＡオーダーのソートを行って決める範囲を限定する。 - 特許庁 - To provide a high-speed algorithm for calculating an apex sequence of a crossing area and for calculating the center of gravity, and the formation thereof into a logical circuit.
交差領域の頂点列算出と重心計算の高速アルゴリズムと、その論理回路化を提供する。 - 特許庁 - Logical signal sequence data previously programmed with a circuit of the semiconductor element disposed in an ambient temperature area is introduced into a superconductive shifter in which a magnetic flux quantum is used as a carrier, shifted by a clock by the magnetic flux quantum, and logical signal sequence data of a high speed such as 10 GHz or more is output.
室温領域にある半導体素子による回路であらかじめプログラムされた論理信号列データを、磁束量子を信号の担体とする超電導シフト回路に導入して、磁束量子によるクロックでシフトさせて、１０ギガヘルツ以上の高速の論理信号列データを出力させる。 - 特許庁 - A sequence circuit obtains a logical product of an output of each circuit selector relay element and an output of the blinder relay, a breaker of the accident circuit is tripped by a logical sum of each output.
シーケンス回路は、各回線選択リレー要素の出力とブラインダーリレーの出力との論理積を得、各出力の論理和で事故回線のしゃ断器をトリップする。 - 特許庁 - Then, an address distribution sequence changing part 25 charges the distribution sequence data of logical addresses set in the zones during formatting based on the state of the initialization, the distribution sequence data is written in the medium management information of an optical disk, and the distribution sequence data of the logical addresses corresponding to the optical disk of the initialized medium management table is rewritten by the changed distribution sequence data of the logical addresses.
そして、アドレス配給順変更部２５により、初期化の状況に基づいてフォーマット時に各ゾーンに設定された論理アドレスの配給順データが変更され、その配給順データが光ディスクの媒体管理情報に書き込まれるとともに、媒体管理テーブルの初期化された光ディスクに対応する論理アドレスの配給順データが変更後の論理アドレスの配給順データに書き換えられる。 - 特許庁 - The number of valid storage blocks ("5" in the figure) is written in a specific block (storage block of physical address 0), and at the creation of the logical/physical translation table, each storage block is accessed in sequence and the access is finished when the number of logical addresses read out reaches the number of valid blocks.
ここで、特定ブロック（物理アドレス０の記憶ブロック）には有効な記憶ブロックの数（図では「５」）が書き込まれており、論理／物理変換テーブルの作成時には、各記憶ブロックに順にアクセスし、読み出した論理アドレスの数が有効ブロック数に達した時点でアクセスを終了する。 - 特許庁 - A memory device includes a memory component constituted to display a logical value corresponding to a data bit in a bit sequence and having an initial first resistance, a fault memory component constituted to display a second logical value corresponding to data bit in a bit sequence, and an additional memory component constituted to display an encoded bit in a bit sequence relating to the bit sequence with the fault memory component.
本発明のメモリ装置は、ビット・シーケンス内のデータ・ビットに対応する論理値を表すようにそれぞれ構成された、初期の第１の抵抗を有するメモリ・コンポーネントと、第２の抵抗を有し、前記ビット・シーケンス内のデータ・ビットに対応する第２の論理値を表すように構成された不良メモリ・コンポーネントと、前記不良メモリ・コンポーネントを前記ビット・シーケンスと関連付ける前記ビット・シーケンス内のエンコード・ビットを表すように構成された追加のメモリ・コンポーネントを含む。 - 特許庁 - AND circuits A0, A1, A2, A3,..., An and an adder circuit 40 in the orthogonal code generator apply a logical arithmetic operation to sequence numbers and position numbers to generate an orthogonal code sequence without the need for storing the numbers to a memory in advance.
直交符号生成装置は、系列番号と位置番号とを論理積回路Ａ_0，Ａ_1，Ａ_2，Ａ_3，・・・，Ａ_nおよび加算回路４０で論理演算することにより、メモリに予め格納することなく、直交符号系列を発生させることができる。 - 特許庁 - The combined fragment lets you express logical components, such as alternatives, options, exceptions, parallel merges, loops, negations, critical regions and assertions directly on your Sequence diagram.
結合フラグメントを使用すると、論理コンポーネントをシーケンス図で直接表現できます。 論理コンポーネントの例として、代替、オプション、例外、並列マージ、ループ、否定、重要な領域、表明などがあります。 - NetBeans - By the building blocks in the sequence deciding a process of the workflow schedule, the user can set a logical condition about an execution method for a task in the workflow schedule.
その順序がワークフロースケジュールのプロセスを決定するビルディングブロックにより、ユーザは、ワークフロースケジュール中のタスクの実行の仕方に関して論理条件を設定できる。 - 特許庁 - The processor has a means for creating a mask using a secret sequence number and a means for performing a logical operation between the mask and data for secrecy to output encrypted data.
本装置は、秘匿シーケンス番号を用いてマスクを作成する手段と、マスクと秘匿対象データを論理演算し、暗号化されたデータを出力する手段とを有する。 - 特許庁 - To provide a transforming device or the like, which transforms a test vector set so as to reduce differences of logical values occurring before and after scan capture about outputs of a scan cell contained in a full-scan sequence circuit.
フルスキャン順序回路に含まれるスキャンセルの出力について、スキャンキャプチャの前後において発生する論理値の相違が低減されるようにテストベクトル集合の変換を行う変換装置等を提供する。 - 特許庁 - The control part 471 has a sequence processing circuit 51 consisting of a signal stoppage detecting circuit 48 detecting the stoppage of the signal to be detected, a signal delaying circuit 49 and a logical circuit 50.
制御部４７_１ は被検出信号の停止を検出する信号停止検出回路４８と信号遅延回路４９及び論理回路５０からなるシーケンス処理回路５１を有する。 - 特許庁 - In order to protect the memory block from physical operation having possibility to change a written code, the access to the block is closed when the correspondent protection sequence has the same logical state.
書き込まれたコードを変化させる可能性がある物理作用からメモリ・ブロックを保護するために、対応する保護シーケンスが同じ論理状態を有するときに、ブロックへのアクセスは閉じられる。 - 特許庁 - In the medium management table part 24 of an optical disk device B10, various pieces of information containing the sequence of distributing logical addresses to zones for each type of an optical disk are stored in a medium management table.
光ディスク装置Ｂ１０の媒体管理テーブル部２４に、光ディスクの種類毎に各ゾーンに対して論理アドレスを配給する順を含む各種の情報が媒体管理テーブルによって記憶されている。 - 特許庁 - In the case of printing of a thermal head for every physical block or every logical block, an energization sequence of blocks is changed for each step of the SM, and all blocks are energized for each step.
またサーマルヘッドを物理ブロック又は論理ブロックごとに印刷する場合には、ＳＭの１ステップごとにブロックの通電順序を変更するとともに、１ステップごとに全ブロックに通電する。 - 特許庁 - The additional memory component is constituted to display an encoded bit showing whether the logical state of each data bit in the bit sequence is inverted or not.
前記追加のメモリ・コンポーネントは、前記ビット・シーケンス内の各データ・ビットの論理状態が反転されているかどうかを示すエンコード・ビットを表すように構成されている。 - 特許庁 - One displayed task is connected to another by a link 56a indicating a desired sequence logical relation to constitute a relation between selected tasks.
一つの表示されたタスクを所望の順序付き論理関係を示すリンク５６ａで他のものに接続することにより、選択されたタスク間の関係が構成される。 - 特許庁 - To obtain a power converter, in which wrong connection of an optical fiber cable is detected from the difference in mode of a feedback signal, only through the logical configuration at a microcomputer control section, and the phase sequence is changed automatically.
マイコン制御部の論理構成のみで、光ファイバケーブルの誤接続をフィードバック信号の様態の違いで検出し、自動で相順の入れ替えを行う電力変換装置を得る。 - 特許庁 - The control part 471 has a sequence processing circuit 51 consisting of a signal stoppage detecting circuit 48 detecting the stoppage of the signal to be detected of the part 471, a signal delaying circuit 49 and a logical circuit 50.
制御部４７_１ は被検出信号の停止を検出する信号停止検出回路４８と信号遅延回路４９及び論理回路５０からなるシーケンス処理回路５１を有する。 - 特許庁 - To provide a protocol analyzer that clarifies a reception sequence of a base band packet and an L2CAP(Logical Link Control and Adaptation Layer Protocol) packet, traces a state transition on a time series bridged over layers and accurately analyzes the procedure.
ベースバンドパケットとＬ２ＣＡＰパケットとの受信順序を明確にし、レイヤ間をまたがる時系列上の状態遷移の追跡、手順解析が正確に行えるようにできるプロトコルアナライザを提供する。 - 特許庁 - Each fitting machine 12 is provided with a communication part 18 for inputting/outputting data to/from the system 16, a selection filter 20 for selecting and acquiring sequence data concerned with the logical number of a set machine out of inputted sequence data and an operation control part 22 for controlling electronic parts fitting operation based on the acquired sequence data.
各装着機１２は、通信システムとの間で入出力を行う通信部１８と、入力したシーケンスデータのうち、設定機械論理番号に関連するシーケンスデータを選別取得する選別フィルタ２０と、取得したシーケンスデータに基づいて電子部品の装着動作を制御する動作制御部２２とを備える。 - 特許庁 - The circuit comprises the series of a logical gate 304 and an inverter 306 for generating a PULL-UP signal, the series of a logical gate 308 and an inverter 310 for generating a PULL-DOWN signal and CMOS transistors 312, 314, 316 and 318 for generating first and second voltage level pulses by random sequence in accordance with the signals.
ＰＵＬＬ−ＵＰ信号及びＰＵＬＬ−ＤＯＷＮ信号を発生する一連の論理ゲート３０４及びインバータ３０６、一連の論理ゲート３０８及びインバータ３１０と、これらの信号に応じて第１及び第２電圧レベルのパルスをランダムなシーケンスで発生するＣＭＯＳトランジスタ３１２、３１４、３１６及び３１８を含む。 - 特許庁 - A light receptor unit 20 receives the light and produces a binary signal in accordance with the intensity of the light and, when the bit pattern sequence included in the binary signal is coping with either one of the two bit pattern sequences, the light receptor unit 20 generates a logical signal 1 or a logical signal 0 to effect the reproduction of the information included in the light.
受光ユニット２０は、前記光を受光してその光の強度に応じた二値化信号を生成し、該二値化信号に含まれるビットパターン系列が、前記二つのビットパターン系列のいずれか一方に対応するときに、論理信号１または論理信号０を発生して、前記光に含まれる情報の再生を行う。 - 特許庁 - To provide a data transmission method, a communication system, a processor, a computer program and a record medium, preventing complication of sequence management when changing a using logical device in the system wherein the processor such as a personal computer and an external device having a plurality of logical devices prescribed by a standard such as a USB.
パーソナルコンピュータ等の処理装置と、ＵＳＢ等の規格にて規定された複数の論理デバイスを有する外部装置とを接続したシステムにて、使用する論理デバイスを変更時のシーケンス管理が複雑化することを防止するデータ送信方法、通信システム、処理装置、コンピュータプログラム及び記録媒体を提供する。 - 特許庁 - When a host makes an optical disk formatting request to the optical disk device B10, initialization is carried out while distributing logical addresses to the zones by the physical formatting part 24 according to distribution sequence data corresponding to the optical disk of the medium management table.
ホストから光ディスク装置Ｂ１０に光ディスクのフォーマットの要求があると、物理フォーマット部２４により媒体管理テーブルの当該光ディスクに対応する配給順データに従い、各ゾーンに論理アドレスを配給しながら初期化が行われる。 - 特許庁 - A luminous unit 1 decides bit rows constituting an information to be transmitted through logical decision and straightly selects a bit pattern sequence from two bit pattern sequences, prepared and low in correlation mutually, in accordance with the result of the decision to modulate the light in accordance with the result of the selection.
発光ユニット１は、送信すべき情報を構成するビット列を論理判定し、その判定結果に応じて、予め用意された互いに相関度の低い二つのビットパターン系列より択一的にビットパターン系列を選択して、その選択結果に従って前記光を変調する。 - 特許庁 - A switching sequence logical circuit 21 generates a set of switching signals to be outputted next, based on the current deviation vector angle and the present switching state of the power converter 11, and the minimum pulse width setting circuit 22 outputs a minimum pulse width keeping time set value for keeping each state of the set of switching signals for a certain period.
スイッチングシーケンス論理回路２１は、電流偏差ベクトル角度と電力変換器１１の現在のスイッチング状態とに基づいて次に出力すべき一連のスイッチング信号を生成し、最小パルス幅設定回路２２は、その一連のスイッチング信号の各状態を少なくともある一定の期間保持するための最小パルス幅確保時間設定値を出力する。 - 特許庁 - A group 5 of commutation sequence switching circuits switch the order of ignition of the bidirectional switches 10-18, so that power shortage or output opening does not occur, based on the output of the group 7 of the voltage direction detecting circuits and the logical state of other gate signals for driving the forward semiconductor switches in the same output phase as a PWM command.
転流シーケンス切り替え回路群５は、電圧方向検出回路群７の出力とＰＷＭ指令と同一出力相内の順方向半導体スイッチを駆動する他のゲート信号の論理状態に基づいて、電源短絡及び出力開放が発生しないように双方向スイッチ１０〜１８の点弧順序を切り替える。 - 特許庁 - This computer includes an error detecting mechanism which detects an error of logical operation of the computer and an instruction reexecuting mechanism which restores the computer to the state before the error occurrence by using the misprediction recovery mechanism and reexecutes the instruction sequence including the instruction whose error is detected if the error detecting mechanism detects the error.
本計算機は、計算機の論理動作の誤りを検出する誤り検出機構と、該誤り検出機構によって誤りが検出された場合に、該予測外れ回復機構を使用して誤り発生前の計算機の状態を復元し、誤りが検出された命令を含む命令列を再実行する命令再実行機構と、を含む。 - 特許庁 - This logical emulation system is driven by software and constituted of a combination circuit processor to emulate a combination circuit model or a memory model, plural control processors to mainly emulate an sequence order circuit model and to provide the combination circuit with an input signal and plural multiplexers to select plural outputs of the combination circuit processor and to output them to the control processors.
ソフトウェアで駆動される論理エミュレーションシステムであって、組合わせ回路モデルまたはメモリモデルをエミュレートする組合せ回路プロセッサと、主として順序回路モデルをエミュレートし、上記組合せ回路に入力信号を与える複数の制御プロセッサと、組合わせ回路プロセッサの複数の出力を選択して制御プロセッサに出力する複数のマルチプレクサによって構成される。 - 特許庁 - In a document management system for dealing with structured documents, various kinds of structured document retrievals are enabled by managing information for identifying a logical structure position with a path name described by sequentially arranging tag names from an uppermost hierarchy and a path hierarchy described by arranging an appearance sequence of the hierarchy of the path name.
構造化文書を扱う文書管理システムにおいて、論理構造位置を特定するための情報を、最上位階層から順にタグ名を連ねて記述したパス名称と、パス名称の各階層の出現順序を連ねて記述したパス階層で管理することにより、様々な構造化文書検索を実現することができる。 - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright © National Institute of Information and Communications Technology. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- NetBeans
- © 2010, Oracle Corporation and/or its affiliates.
Oracle and Java are registered trademarks of Oracle and/or its affiliates.Other names may be trademarks of their respective owners.
