「logical simulation」を含む例文一覧(100)
1 2 次へ＞- LOGICAL SIMULATION SYSTEM
論理シミュレーションシステム - 特許庁 - LOGICAL SIMULATION DEVICE
論理シミュレーション装置 - 特許庁 - LOGICAL SIMULATION SYSTEM
論理シミュレーション方式 - 特許庁 - LOGICAL SIMULATION METHOD
論理シミュレーション方法 - 特許庁 - LOGICAL SIMULATION DEVICE AND LOGICAL SIMULATION METHOD
論理シミュレーション装置及び論理シミュレーション方法 - 特許庁 - PARALLEL LOGICAL SIMULATION SYSTEM
並列論理シミュレーション方式 - 特許庁 - LOGICAL SIMULATION DEVICE AND SIMULATION METHOD THEREOF
論理シミュレーション装置およびそのシミュレーション方法 - 特許庁 - LOGICAL SIMULATION METHOD AND DEVICE
論理シミュレ—ション方法及び装置 - 特許庁 - METHOD AND DEVICE FOR LOGICAL SIMULATION
論理シミュレーション方法及び装置 - 特許庁 - LOGICAL SIMULATION METHOD AND SYSTEM
論理シミュレーション方法及びそのシステム - 特許庁 - LOGIC SIMULATION SYSTEM, LOGICAL SIMULATION METHOD, AND LOGIC SIMULATION PROGRAM
論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム - 特許庁 - LOGICAL SIMULATION DEVICE AND ITS METHOD
論理シミュレーション装置およびその方法 - 特許庁 - TIMING VERIFYING METHOD FOR LOGICAL SIMULATION
論理シミュレーションのタイミング検証方法 - 特許庁 - SIMULATION SYSTEM USING LOGICAL TIME, TRANSMITTING-SIDE SIMULATION DEVICE AND SIMULATION PROGRAM
論理時刻を用いた模擬システム及び送信側模擬装置及び模擬プログラム - 特許庁 - LOGICAL SIMULATION DEVICE, METHOD, AND PROGRAM
論理シミュレーション装置、方法、及びプログラム - 特許庁 - To allow a logical simulation model to match measured data by optimizing the logical simulation model.
理論的シミュレーションモデルを最適化することにより測定されたデータに適合させる。 - 特許庁 - To provide a logical simulation device for more shortening a logical simulation time than a relevant technology.
論理シミュレーション時間を関連技術に比べ短縮させることが可能な論理シミュレーション装置の提供。 - 特許庁 - LOGICAL SIMULATION SYSTEM AND INPUT/OUTPUT CONTROLLER
論理シミュレーションシステムおよび入出力制御装置 - 特許庁 - A logical simulation system is provided with a logical simulator for verifying the computer system, a simulation information file outputted in the middle of executing the simulation by the logical simulator and a check program checking the simulation information file in the middle of executing the simulation and judging the halfway state of the simulation.
コンピュータシステムを検証するための論理シミュレータと、前記論理シミュレータによりシミュレーション実行途中に出力されるシミュレーション情報ファイルと、前記シミュレーション情報ファイルをシミュレーション実行途中にチェックしてシミュレーションの途中状態を判定するチェックプログラムとを備える。 - 特許庁 - LOGICAL SIMULATION DEVICE, AUTOMATIC ASSERTION DESCRIPTION GENERATING DEVICE, AND PROGRAM
論理シミュレーション装置、アサーション記述自動生成装置、及びプログラム - 特許庁 - METHOD AND DEVICE FOR GENERATING LOGICAL SIMULATION MODEL, RECORDING MEDIUM AND PROGRAM
論理シミュレーションモデル生成方法、装置、記録媒体、及びプログラム - 特許庁 - To improve performance for simulation by making it possible to quickly and efficiently execute a logical simulation even when the scale of a simulation circuit is increased in the case of executing the logical simulation by simultaneously driving plural simulation accelerators.
複数のシミュレーションアクセラレータを同時に動作させて論理シミュレーションを行なう際に、シミュレーション回路が大規模化しても高速かつ効率的に論理シミュレーションを実行できるようにして、シミュレーション性能の大幅な向上を実現する。 - 特許庁 - The logical simulation execution part 4 executes logical simulation to the normal circuit and logical simulation to the failed circuit generated by the strength failure generation part 1 using the same test pattern 12 and outputs their simulation results 4a, 4b.
論理シミュレーション実行部４は、正常回路に対する論理シミュレーションと、強度故障生成部１で生成された故障回路に対する論理シミュレーションとを同一のテストパターン１２を用いて実行し、それらのシミュレーション結果４ａ，４ｂを出力する。 - 特許庁 - To raise simulation speed in a distributed simulation system for simulating a mobile body based on logical time by reducing the advancing frequency of the logical time.
論理時刻に基づいて移動体を模擬する分散シミュレーションシステムにおいて、論理時刻の進行回数を低減してシミュレーション速度を向上させる。 - 特許庁 - To provide a circuit verification device for shortening time to be spent on logical verification pattern preparation and logical simulation.
論理検証用パターン作成及び論理シミュレーションの時間短縮を図る回路検証装置を提供する。 - 特許庁 - DEVICE AND METHOD FOR CLIENT SERVER TYPE LOGICAL CIRCUIT SIMULATION, AND RECORDING MEDIUM
クライアント・サーバ型論理回路シミュレーション装置及び方法並びに記録媒体 - 特許庁 - ARITHMETIC PROCESSING METHOD FOR PLL CIRCUIT AND THE SAME LOGICAL SIMULATION METHOD USING
ＰＬＬ回路の演算処理方法およびそれを用いた論理シミュレーション方法 - 特許庁 - METHOD OF FORMING MACRO-BLOCK LIBRARY FOR LOGICAL SIMULATION AND LAYOUT DESIGNING METHOD
論理シミュレーション用マクロブロックライブラリの作成方法及びレイアウト設計方法 - 特許庁 - To obtain a method and a device for generating a logical simulation model, a recording medium and a program therefor capable of remarkably reducing generation man hour and maintenance man hour of the logical simulation model.
論理シミュレーションモデルの作成工数やメンテナンス工数を大幅に低減することができる論理シミュレーションモデル生成方法、装置、記録媒体、及びプログラムを得る。 - 特許庁 - To provide a highly-precise logical simulation device and to reduce a verification period in logical simulation by taking into consideration the simulation execution sequence of sequence circuits whose output signal is a clock signal.
論理シミュレーションにおいて順序回路の出力信号がクロックである順序回路のシミュレーション実行順序を考慮することによる高精度論理シミュレーション装置の提供と検証期間削減を実現する。 - 特許庁 - To provide a semiconductor design supporting device for facilitating an analysis of logical simulation results.
論理シミュレーション結果の解析を容易にする半導体設計支援装置を提供する。 - 特許庁 - To confirm the validity of timing constraint in the simulation of a logical circuit.
論理回路のシミュレーションにおいて、タイミング制約の妥当性を確認できるようにする。 - 特許庁 - To make the generation of an emulation circuit easier by consistently carrying out the logical simulation and hardware simulation of a digital LSI.
ディジタルＬＳＩの論理シミュレーションとハードウェアエミュレーションを一貫して行うときに、エミュレーション回路の生成を容易化する。 - 特許庁 - To provide a logical simulation device and a logical simulation method for effectively verifying a failure of a logic circuit which is caused under complicated conditions.
本発明の課題は、複雑な条件で発生する論理回路の障害を効果的に検証する論理シミュレーション装置及び論理シミュレーション方法を提供すことを目的とする。 - 特許庁 - In a logical circuit fault simulation device 10 for simulating the normal operation and fault operation of a logical circuit, a fault generation part 42 selectively uses a logical cell model suited to fault generation and a fault simulation execution part 43 selectively uses the logical cell model suited to the description of a logical function.
論理回路の正常動作および故障動作のシミュレーションを行う論理回路の故障シミュレーション装置１０において、故障生成部４２は、故障生成に適した論理セルモデルを選択して用い、故障シュミレーション実行部４３は、論理機能を記述するのに適した論理セルモデルを選択して用いる。 - 特許庁 - To determine acceptable/non-acceptable for a semiconductor integrated circuit easily without performing logical simulation and fault simulation.
論理シミュレーション及び故障シミュレーションを行わず、半導体集積回路の良品／不良品の判定を簡易に行うことを可能にする。 - 特許庁 - The system is provided with plural processor simulation models 103 for simulating software instruction operation, a logical circuit simulation model 105 for simulating a logical circuit part, a model switching means 102 for dynamically switching plural processor simulation models 103, and a synchronizing means 104 for synchronizing the simulation of the processor simulation models 103 with that of the logical circuit simulation model 105.
ソフトウェアの命令動作をシミュレートする複数のプロセッサシミュレーションモデル（１０３）と、論理回路部をシミュレートする論理回路シミュレーションモデル（１０５）と、複数のプロセッサシミュレーションモデルを動的に切り替えるモデル切替手段（１０２）と、プロセッサシミュレーションモデルと論理回路シミュレーションモデルのシミュレーションを同期させる同期手段（１０４）とを備え、相互に作用を及ぼし合うプロセッサ部の命令動作と論理回路部の動作の検証を行う。 - 特許庁 - To obtain logical simulation method and device capable of executing logical simulation contributing to the debugging of circuit operation by specifying an abnormal position in the circuit operation in the case of executing simulation by a binary simulator which can not process an indefinite state.
不定状態を扱えない２値シミュレータでシミュレーションする場合、回路動作の異常箇所を特定し、回路動作のデバッグに貢献する論理シミュレーションを可能とする論理シミュレーション方法および装置を提供する。 - 特許庁 - In a first execution part 211, logical simulation is executed by use of an input pattern PX.
第１の実行部２１１で入力パターンＰＸを用いて論理シミュレーションを実行する。 - 特許庁 - Logical simulation is executed by using the hardware description information 213 by an execution part 205.
実行部２０５において、ハードウェア記述情報２１３を用いて論理シミュレーションを実行する。 - 特許庁 - In a second execution part 212, logical simulation is executed by use of the input patterns P1 and P2.
第２の実行部２１２で入力パターンＰ１，Ｐ２を用いて論理シミュレーションを実行する。 - 特許庁 - A logical simulation part 103 inputs a net list 101 and a test pattern 102, performs a logical simulation, and generates toggle information 104, which indicates a logical value of a signal of a pin, for each pin held in a cell described in the net list 101.
論理シミュレーション部１０３は、ネットリスト１０１及びテストパターン１０２を入力し、論理シミュレーションを行い、ネットリスト１０１に記述されたセルが有するピン毎に、そのピンの信号の論理値を示すトグル情報１０４を生成する。 - 特許庁 - To provide a logical simulator capable of preventing propagation of an indefinite value to continue the logical simulation, even when the indefinite value is detected at a node constituting a self-loop during logical simulation for a logic circuit that includes the self-loop.
自己ループを含む論理回路に対する論理シミュレーション中に自己ループを構成するノードに不定値が検出された場合にも、不定値を伝搬させることを防ぎ、論理シミュレーションを継続することが可能な論理シミュレータを提供する。 - 特許庁 - A verification support device sets J1 and J2 in a CDC jitter group at a logical value different from a logical value at the time of a first simulation result when the first simulation result is inconsistent with an expectation value.
検証支援装置は、１回目のシミュレーション結果と期待値が不一致の場合、ＣＤＣジッタ群のうちのＪ１とＪ２を１回目のシミュレーション結果時の論理値と異なる論理値に設定する。 - 特許庁 - A logic simulator 3 performs logic simulation by using an input pattern and an LSI (Large-Scale Integration) logical circuit diagram.
論理シミュレータ３は、入力パターンおよびＬＳＩ論理回路図を用いて論理シミュレーションを行なう。 - 特許庁 - TIMING VERIFYING METHOD FOR RANDOM ACCESS MEMORY PART WITH BUILT-IN SEMICONDUCTOR DEVICE AND LOGICAL SIMULATION DEVICE FOR VERIFICATION
半導体装置内蔵ランダムアクセスメモリ部のタイミング検証方法および検証用論理シミュレーション装置 - 特許庁 - This logical simulator 101 and an instruction level simulator 108 capable of realizing a high speed simulation operation are both used.
この論理シミュレータ１０１と高速シミュレーション動作可能な命令レベルシミュレータ１０８とを併用する。 - 特許庁 - To calculate power consumption without performing logical simulation to a finely corrected net list.
微修正したネットリストに対して論理シミュレーションを行うことなく消費電力の算出を可能にする。 - 特許庁 - To shorten the execution time of simulation processing without requiring a specific exclusive device for logical simulation to be applied to the design of a semiconductor or the like.
半導体の設計等において行う論理シミュレーションにおいて、特別の専用装置を要することなく、シミュレーション処理の実行時間を短縮する。 - 特許庁 - To provide a logical simulation apparatus which can impose a constraint condition on a signal at a target rear stage.
注目すべき後段信号への制約条件を加えることができる論理シミュレーション装置を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
