「memory addressing」を含む例文一覧(84)
1 2 次へ＞- ADDRESSING CIRCUIT OF SEMICONDUCTOR MEMORY ELEMENT AND ADDRESSING METHOD OF THE SAME
半導体メモリ素子のアドレシング回路及びこれのアドレシング方法。 - 特許庁 - ADDRESSING METHOD OF MEMORY AND DATA PROCESSOR
メモリのアドレシング方法およびデータ処理装置 - 特許庁 - PORTABLE INFORMATION EQUIPMENT AND MEMORY ADDRESSING SYSTEM
携帯情報機器及びメモリアドレッシング方式 - 特許庁 - ADDRESSING METHOD OF MEMORY EFFECT DISPLAY PANEL
メモリ効果型表示パネルのアドレス指定方法 - 特許庁 - ADDRESS DATA GENERATION DEVICE AND MEMORY ADDRESSING METHOD
アドレスデータ生成装置及びメモリアドレッシング方法 - 特許庁 - ADDRESS DATA CREATING DEVICE AND MEMORY ADDRESSING METHOD
アドレスデータ生成装置及びメモリアドレッシング方法 - 特許庁 - ADDRESSING AND SENSING CROSS-POINT DIODE MEMORY ARRAY
クロスポイントダイオードメモリアレイのアドレス指定及びセンシング - 特許庁 - METHOD FOR OPTIMUM MEMORY MAPPING FOR RANDOM ADDRESSING OF BLOCK DATA
ブロックデータのランダムアドレッシング用最適メモリマッピング方法 - 特許庁 - MEMORY ADDRESSING SYSTEM OF MICROCONTROLLER AND PAGE MAPPING DEVICE
マイクロコントローラのメモリアドレッシング方法及びページマッピング装置 - 特許庁 - CIRCUIT FOR MEMORY MODULE ADDRESS BUS AND SYSTEM FOR ADDRESSING MEMORY MODULE
メモリモジュールアドレスバス用回路およびメモリモジュールをアドレス指定するためのシステム - 特許庁 - METHOD OF CONFIGURING MEMORY CELL ARRAY BLOCK, METHOD OF ADDRESSING THE SAME, SEMICONDUCTOR MEMORY DEVICE AND MEMORY CELL ARRAY BLOCK
メモリセルアレイブロックの構成方法、アドレス指定方法、半導体メモリ装置及びメモリセルアレイブロック - 特許庁 - SEMICONDUCTOR MEMORY DEVICE CAPABLE OF ACCESSING ALL MEMORY CELLS BY RELATIVE ADDRESSING METHOD
相対アドレス方式ですべてのメモリセルのアクセスを可能にする半導体メモリ装置 - 特許庁 - CIRCUIT MANUFACTURING TECHINIQUE FOR ADDRESSING CROSS- POINT DIODE MEMORY ARRAY
交点ダイオードメモリアレイをアドレス指定するための回路製造技術 - 特許庁 - To achieve an addressing operation for addressing a memory element inside a cross-point diode array and to realize a sensing circuit.
交点ダイオードメモリアレイ内のメモリエレメントにアクセスするためのアドレス指定及びセンシング回路の実現。 - 特許庁 - ADDRESSING CIRCUIT FOR CROSSPOINT MEMORY ARRAY INCLUDING CROSSPOINT RESISTANCE ELEMENT
クロスポイント抵抗素子を含むクロスポイントメモリアレイ用のアドレス指定回路 - 特許庁 - To reduce the memory band width for random addressing of a block data.
ブロックデータのランダムアドレッシング用のメモリ帯域幅を減少させる。 - 特許庁 - A shift register 1001 generates an address for addressing the memory.
シフトレジスタ１００１は、メモリをアドレス指定するためのアドレスを生成する。 - 特許庁 - Addressing is made to the input and/or output of the memory.
アドレス指定がメモリへの入力および／または出力に行なわれる。 - 特許庁 - The memory file is configured to compare the first addressing pattern included in the entry with a second addressing pattern of a load operation.
メモリファイルは、エントリに含まれる第１アドレッシングパターンをロード操作の第２アドレッシングパターンと比較するように構成される。 - 特許庁 - Further, an address data generation device which performs the memory addressing method is provided.
更に該メモリアドレッシング方法を行うアドレスデータ生成装置を提供する。 - 特許庁 - The 32-bit virtual address space enables addressing up to 4 GB of memory.
32 ビットの仮想アドレス空間は, 4 GB までのメモリーをアドレス指定できる《1 G＝2３０》 - 研究社 英和コンピューター用語辞典 - The addressing modes includes a circular buffer memory modem a frame mode an a sorting mode.
アドレシング・モードには、巡回バッファ・メモリ・モード、フレーム・モード、およびソーティング・モードがある。 - 特許庁 - To provide a memory controller, a display controller and a memory control method for improving the use efficiency of a memory and simplifying addressing.
メモリの使用効率の向上やアドレッシングの簡素化を図れるメモリコントローラ、表示コントローラ、メモリ制御方法を提供すること。 - 特許庁 - This device comprises a memory module (20) having a plurality of memory layers (22) and an addressing circuitry, where is the memory layer (22) is formed as layers of arrays of memory elements.
該方法と装置は、複数のメモリ層(22)を有するメモリモジュール(20)とアドレス指定回路とからなり、メモリ層(22)はメモリエレメントのアレイからなる層として形成される。 - 特許庁 - The addressing circuit (250) has a first set of address lines (116) and a second set of address lines (126) for addressing the crosspoint memory array (25).
アドレス指定回路(250)は、クロスポイントメモリアレイ(25)をアドレス指定するための第１の組のアドレスライン(116)と第２の組のアドレスライン(126)を有する。 - 特許庁 - An addressing circuit (250) operates to address one or more memory element in a crosspoint memory array (25).
アドレス指定回路(250)は、クロスポイントメモリアレイ(25)内の１つ以上のメモリ素子をアドレス指定するよう動作可能である。 - 特許庁 - SEMICONDUCTOR MEMORY DEVICE AND WORD LINE ADDRESSING METHOD IN WHICH NEIGHBORING WORD LINE ARE DISCONTINUOUSLY ADDRESSED
隣合うワードラインが非連続的にアドレッシングされる半導体メモリ装置及びワードラインアドレッシング方法 - 特許庁 - To prevent an increase in program size for memory access, in a multitask system having a memory access function by a register relative addressing mode.
レジスタ相対アドレッシングモードによるメモリアクセス機能を備えたマルチタスクシステムにおいて、メモリアクセスのためのプログラムサイズの増加を防ぐ。 - 特許庁 - The data processor selects an addressing mode in accordance with a handling process which handles data held in different addressing modes such as a tile type addressing mode and an array type addressing mode, based on information to indicate a memory area where the data is stored or a lookahead conversion buffer where a data arrangement is stored.
タイル型アドレスで保持されるデータとアレイ型で保持されるデータの異なるアドレッシングのデータを、保持されているメモリの領域または先読み変換バッファに保持するデータ配置を示す情報に基づいて、処理プロセスに応じてアドレッシングを選択する。 - 特許庁 - METHOD AND DEVICE FOR ADDRESSING CONTENTS OF MAIN MEMORY INCLUDING DIRECTORY STRUCTURE IN COMPUTER SYSTEM
コンピュ—タ・システムにおいてディレクトリ構造を含むメイン・メモリの内容にアドレスするための方法および装置 - 特許庁 - DMA OVERLAY ADDRESSING METHODOLOGY FOR OPTIMIZING POWER AND IMPROVING MEMORY BANDWIDTH FOR DISPLAY ENGINE
電力を最適化しかつディスプレイ・エンジンのメモリ帯域幅を改善するＤＭＡオーバーレイ・アドレス指定方法論 - 特許庁 - To increase the number of memory modules addressed by a single driver to reduce an area occupied by the driver for addressing a desired number of memory modules.
単一のドライバでアドレス指定可能なメモリモジュールの数を増し、所望の数のメモリモジュールをアドレス指定するためのドライバが占める面積を減らす。 - 特許庁 - To realize expansion of memory address space of a memory card while maintaining the interchangeability with an existing host device which does not correspond to a block addressing method.
ブロック単位アドレッシング方法に対応していない既存のホスト装置との互換性を維持しつつ、メモリカードのメモリアドレス空間の拡張を図る。 - 特許庁 - To support the efficient arrangement of wide range variables in a short direct addressing validating memory region (first region).
広域変数をショートダイレクトアドレッシング可能メモリ領域（第１領域）に効率的に配置するのを支援する。 - 特許庁 - To provide an address modification apparatus capable of implementing a multiplicity of addressing modes in a direct memory access controller.
直接メモリ・アクセス・コントローラにおいて多数のアドレシング・モードを処理可能なアドレス変更装置を提供する。 - 特許庁 - To provide a processor which access a memory at a high speed for storing mixed data with a plurality of data types for addressing the data using each different mode and also for addressing a two dimensional data matrix, and a data processing system using the processor.
二次元的に配列される、アドレッシングが異なる複数種類のデータが混在するメモリを高速にアクセスする処理装置及びそれを用いたデータ処理装置を提供する。 - 特許庁 - A memory controller 7 is arranged between a system bus 5 and the image memory 3, and an addressing pattern corresponding to filter processing is preliminarily registered in a pattern register part 21 in the memory controller 7.
システムバス５と画像メモリ３の間にメモリコントローラ７を配置し、メモリコントローラ７内のパターン登録部２１にあらかじめフィルタ処理に応じたアドレシングのパターンを登録しておく。 - 特許庁 - Deinterleaving is accomplished by controlling the read/write addressing of a memory 35 by the selected deinterleaving function.
デインタリービングは、選択されたデインタリービング機能によってメモリ３５の読み／書きアドレシングを制御することにより行われる。 - 特許庁 - A semiconductor memory device and a word line addressing method in which neighboring word line are discontinuously addressed are disclosed.
隣合うワードラインが非連続的にアドレッシングされる半導体メモリ装置及びワードラインアドレッシング方法が掲示される。 - 特許庁 - Deinterleaving is accomplished by controlling the read/write addressing of a memory (35) by the selected deinterleaving function.
デインタリービングは、選択されたデインタリービング機能によってメモリ（３５）の読み／書きアドレシングを制御することにより行われる。 - 特許庁 - When the second addressing pattern matches the first addressing pattern stored in the entry, the memory file is configured to link a data value identified by the first tag to a speculative result of the load operation.
第２アドレッシングパターンがエントリに記憶されている第１アドレッシングパターンに合致するとき、メモリファイルは第１タグによって指定されるデータ値をロード操作の推定結果にリンクするように構成される。 - 特許庁 - To provide a flexible and efficient memory configuration capable of economically addressing both resource consumption and ECC concerns.
リソース消費とＥＣＣ問題の両方を安価に解決することが可能なフレキシブルかつ効率的なメモリ構成を提供する。 - 特許庁 - A plurality of data storage devices are constituted to form a memory array space enabling addressing by a plurality of data storage devices among them.
複数のデータ記憶装置は、このうちの複数によるアドレス可能なメモリ・アレイ空間を形成するように構成されている。 - 特許庁 - To provide a memory addressing system causing no arithmetic operation error while facilitating programming, and a page mapping device using this system.
プログラミングが容易であるながらも演算エラーが発生しないメモリアドレッシング方法及びそれを利用したページマッピング装置の提供。 - 特許庁 - The addressing of the memory 8 is made on the basis of a value resulting from applying A/D conversion to a signal detected by the PIN-PD 5 and of a value resulting from applying A/D conversion to a voltage in response to the detected temperature and the memory 8 stores a value providing an optimum bias voltage in cross reference with this addressing.
メモリ８は、ＰＩＮ−ＰＤ５で検出した信号をＡ／Ｄ変換した値と上記検出した温度に応じた電圧をＡ／Ｄ変換した値とをアドレスとし、このアドレスと対応して最適なバイアス電圧が得られる値が記憶されている。 - 特許庁 - To provide a semiconductor memory device and a word line addressing method in which addressing is performed so that coupling noise between neighboring word lines is reduced when continuous read-out operation in which word lines are selected continuously and successively is performed.
ワードラインが連続して順次選択される連続読出動作の時に隣合うワードライン間のカップリングノイズを低減させるようにアドレッシングされる半導体メモリ装置及びワードラインアドレッシング方法を提供する。 - 特許庁 - The decoding units are divided into odd and even addressing, and individual voltage can be applied to control gates of adjacent memory cells.
デコーディング・ユニットは奇数及び偶数アドレスへ分割され、隣接するメモリ・セルのコントロール・ゲートへ別々の電圧を印加することができる。 - 特許庁 - To provide a fault-tolerant address logic in which access can be performed for a main memory even when some address line can not be used, in a method addressing a solid state memory having address logic.
アドレスロジックを有する固体メモリをアドレスする方法において、あるアドレスラインが使用不可能である場合であってもメインメモリにアクセス可能なフォールトトレラントなアドレスロジックを提供する。 - 特許庁 - To provide CDMA system interleaver memory accessing device and method, by which power reduction and data access acceleration is achieved by improving addressing and access operations to an interleaver memory.
インターリーバーメモリのアドレシング及びアクセス動作を改善して、低電力化を図り、データのアクセス速度を向上し得るＣＤＭＡシステムのインターリーバーメモリアクセス装置及びその方法を提供する。 - 特許庁 - To realize a redundancy function having extremely high redundancy efficiency in a semiconductor memory where multiple bits can be accessed by single addressing.
一のアドレス指定によって多ビットのアクセスが可能な半導体メモリ装置において、救済効率がきわめて高い冗長機能を実現する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
