「memory controller」を含む例文一覧(4967)
＜前へ 1 2 .... 9 10 11 12 13 14 15 16 17 .... 99 100 次へ＞- The memory controller 20 includes a refresh controller 26 for executing the rewrite of data retained by the NAND flash memory 10.
メモリコントローラ２０は、ＮＡＮＤ型フラッシュメモリ１０が保持するデータの再書込みを実行するリフレッシュコントローラ２６を備える。 - 特許庁 - TEST MODE CONTROLLER USING NONVOLATILE FERROELECTRIC MEMORY
不揮発性強誘電体メモリを利用したテストモード制御装置 - 特許庁 - This memory device is provided with a memory; a module for outputting a write request or a read request; a memory controller for controlling the memory and a buffer.
メモリ装置は、メモリと、ライト要求またはリード要求を出力するモジュールと、前記メモリを制御するメモリコントローラと、バッファとからなる。 - 特許庁 - Further, this memory system has a plurality of memory devices, while has a memory controller performing terminal control of the plurality of memory devices.
このようなメモリデバイスを複数個備えると共に、複数個のメモリデバイスの終端制御を行うメモリコントローラを有するメモリシステムが得られる。 - 特許庁 - This memory controller access-controls the memory 2B, and the memory 2A data-rewritten more frequently than the memory 2B.
この発明は、メモリ２Ｂと、メモリ２Ｂよりもデータの書き換え可能回数の多いメモリ２Ａとに対してアクセス制御をそれぞれ行うメモリコントローラである。 - 特許庁 - A memory system is provided, which includes: a flash memory device having memory units each of which is comprised of a plurality of memory cells; and a memory controller constituted so as to control the flash memory device, wherein the memory controller executes a wear-leveling operation to the memory units on the basis of erased event information and ECC event information of each memory unit.
各々が複数のメモリセルで構成されるメモリユニットを有するフラッシュメモリ装置、及びフラッシュメモリ装置を制御するように構成されるメモリコントローラを含み、メモリコントローラは各メモリユニットの消去イベント情報及びＥＣＣイベント情報に基づいてメモリユニットに対するウェアレベリング動作を遂行するメモリシステムを提供する。 - 特許庁 - The memory controller and the memory module are connected to each other by a packet type multitransfer interface via the memory bus.
メモリ・コントローラおよびメモリ・モジュールはメモリ・バスを介し、パケット型のマルチ転送インターフェースによって相互接続されている。 - 特許庁 - A DDR memory 20, and a memory controller 10 which controls the DDR memory 20 are mounted on a wiring board 1.
配線基板１には、ＤＤＲメモリ２０、及び該ＤＤＲメモリ２０を制御するメモリコントローラ１０が実装されている。 - 特許庁 - This semiconductor device 10 is equipped with a flash memory 11 including memory blocks 0, 1, and a memory controller 12.
本発明による半導体装置１０は、メモリブロック０、１を備えたフラッシュメモリ１１とメモリコントローラ１２とを備えている。 - 特許庁 - The non-volatile memory device is provided with a controller 5C, a non-volatile memory 4 such as a flash memory, and a radio communication circuit 18.
不揮発性メモリ装置はコントローラ（５Ｃ）と、フラッシュメモリ等の不揮発性メモリ（４）と、無線通信回路（１８）とを有する。 - 特許庁 - To provide a high-speed memory controller having low power consumption, a memory control system, and a method of controlling an amount of a delay in a memory.
高速、かつ、低消費電力のメモリコントローラ、メモリコントロールシステム及びメモリ遅延量制御方法を提供する。 - 特許庁 - INTEGRATED CIRCUIT MEMORY DEVICE THAT SUPPORTS MEMORY MODULE RELATED TO SELECTIVE MODE RESISTER SET COMMAND, MEMORY CONTROLLER AND METHOD
選択的なモードレジスタセットの命令と関連したメモリモジュールを支援する集積回路メモリ装置、メモリコントローラ及び方法 - 特許庁 - The memory controller 3 switches an access target from the memory 4 to the memory 6 when predetermined switching conditions are satisfied.
メモリコントローラ３は、所定の切り替え条件が満たされた場合、アクセス対象をメモリ４からメモリ６へ切り替える。 - 特許庁 - The memory module 200 provides a mode register set command from the memory controller 100 to each of the integrated circuit memory devices.
メモリモジュール２００は、メモリコントローラ１００からそれぞれの集積回路メモリ装置にモードレジスタセットの命令を提供する。 - 特許庁 - A semiconductor storage device 3 includes a memory 5 and a memory controller 4 for controlling access from host equipment 2 to a memory 5.
半導体記憶装置３は、メモリ５と、ホスト機器２からメモリ５へのアクセスを制御するメモリコントローラ４とを備える。 - 特許庁 - The memory module 200 includes a plurality of memory devices coupled to a memory controller 100 via the same command/address bus.
メモリモジュール２００は、同一な命令／アドレスバスを経て、メモリコントローラ１００に結合された複数のメモリ装置を具備する。 - 特許庁 - SHARED MEMORY TRANSFER CONTROLLER, IMAGE FORMING DEVICE, SHARED MEMORY TRANSFER CONTROL METHOD AND SHARED MEMORY TRANSFER CONTROL PROGRAM
共有メモリ転送制御装置、画像形成装置、共有メモリ転送制御方法及び共有メモリ転送制御プログラム - 特許庁 - To provide a memory controller with which reliability of diagnosis for detecting failure of a flash memory and a defective block can be improved and to provide a flash memory system having the memory controller and a control method for the flash memory.
フラッシュメモリの不具合や不良ブロックを検出する診断の信頼性を向上させることができるメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法を提供する。 - 特許庁 - An SD memory card 10 incorporates an RF circuit 20, a controller LSI 21 and a flash memory 22.
ＳＤメモリカード１０にはＲＦ回路２０、コントローラＬＳＩ２１、フラッシュメモリ２２が内蔵されている。 - 特許庁 - WRAPPER CIRCUIT AND METHOD FOR INTERFACING BETWEEN NON-MUXED TYPE MEMORY CONTROLLER AND MUXED TYPE MEMORY
非多重型メモリコントローラと多重型のメモリとをインタフェーシングするためのラッパ回路及び方法 - 特許庁 - A memory card 20 includes a controller 21, a nonvolatile semiconductor memory 22, and a switch 23.
メモリカード２０は、コントローラ２１と、不揮発性半導体メモリ２２と、スイッチ２３とを備えて構成される。 - 特許庁 - To provide a memory controller for controlling the refresh cycle of a memory and a method thereof.
メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法を提供する。 - 特許庁 - To provide a memory controller capable of resolving shortening of a memory life and a delay of a storing operation.
メモリ制御装置においてメモリ寿命の短縮と記憶動作の遅延を解決すること。 - 特許庁 - To provide a memory controller which detects inconsistency of the access timing to a synchronous memory.
同期型メモリへのアクセスタイミングの不整合を検出することができるメモリコントローラを提供する。 - 特許庁 - To enhance use efficiency of a memory capacity in the flash memory of an electronic controller for automobile.
自動車用電子制御装置のフラッシュメモリにおいて、メモリ容量の使用効率を高める。 - 特許庁 - For example, a semiconductor memory is mounted in a system along with a controller for accessing the semiconductor memory.
例えば、半導体メモリは、半導体メモリをアクセスするコントローラとともにシステムに搭載される。 - 特許庁 - The memory controller 3 for controlling data access with respect to the memory 4 is provided with a refresh control section 33.
メモリ４に対するデータアクセスをコントロールするメモリコントローラ３は、リフレッシュ制御部３３を備える。 - 特許庁 - Each data terminal 20d of the memory devices 12a-12d is commonly connected to the memory controller 32.
メモリデバイス１２ａ〜１２ｄの各データ端子２０ｄは、メモリコントローラ３２に共通接続される。 - 特許庁 - In the data processing device, a plurality of memory units, a processor core and a memory controller are provided.
本発明のデータ処理装置は複数個のメモリ・ユニットと、プロセッサ・コアと、メモリ・コントローラとを有する。 - 特許庁 - A nonvolatile memory system includes a plurality of nonvolatile memory devices (FLS1-FLS16) and a controller (CTR).
複数の不揮発性記憶装置（ＦＬＳ１〜ＦＬＳ１６）と制御装置（ＣＴＲ）とを有する。 - 特許庁 - The memory controller has a reorderable memory access command issue queue and a priority address setting register inside.
メモリコントローラ内にリオーダーリング可能なメモリアクセスコマンド発行キューと優先アドレス設定レジスタをもつ。 - 特許庁 - A memory controller 1 shifts each memory device individually from the normal operation mode to the power saving mode.
メモリコントローラ１は、各メモリデバイスを通常動作モードから省電力モードに個別に移行させる。 - 特許庁 - To provide a semiconductor memory controller 2 and a semiconductor memory system 1 having an improved write speed.
書き込み速度の速い半導体メモリコントローラ２、および半導体メモリシステム１を提供する。 - 特許庁 - In an embodiment, a data storage device comprises memory controllers, a buffer memory, and a read controller.
実施形態によれば、データ記憶装置は、メモリコントローラと、バッファメモリと、リードコントローラとを具備する。 - 特許庁 - To provide a reliable nonvolatile memory device or a memory controller to be provided therein.
信頼性が高い不揮発性記憶装置やその中に備えられるメモリコントローラを提供する。 - 特許庁 - To provide a memory controller for a phase change memory (PCM) that can be used on a storage bus interface.
記憶バスインターフェイスに使用できる相変化メモリ（ＰＣＭ）のためのメモリコントローラを提供する。 - 特許庁 - To provide an excellent buffer memory controller capable of decreasing the capacity of a buffer memory.
バッファメモリの容量を減少し得る良好なバッファメモリ制御装置を提供することができる。 - 特許庁 - To provide a memory controller 10 and a semiconductor memory device 2, having highly reliable readout data.
読み出すデータの信頼性の高いメモリコントローラ１０および半導体記憶装置２を提供する。 - 特許庁 - The autonomous memory device of a distributed memory subsystem receives a database downloaded from a host controller.
分散型メモリサブシステムの自律的メモリ装置は、ホストコントローラからダウンロードされたデータベースを受け取る。 - 特許庁 - A memory controller maps a user address into a non-overlapped physical address within the shared memory device.
メモリ・コントローラが、ユーザ・アドレスを共有メモリ・デバイス内部の重なり合わない物理アドレスにマップする。 - 特許庁 - The cache includes a cache memory (108) and a cache controller (110) combined operatively with this cache memory.
前記キャッシュは、キャッシュメモリ(108)と、該キャッシュメモリに動作可能に結合されたキャッシュコントローラ(110)とを含む。 - 特許庁 - The memory controller 15 writes the adjacent lines of the image data in the same memory address of the different memories.
メモリコントローラ１５は、画像データの隣接するラインを、異なるメモリの同一メモリアドレスに書き込む。 - 特許庁 - The process controller 131 accesses the memory 122 via the image memory access control part 121.
プロセス・コントローラー１３１は、画像メモリー・アクセス制御部１２１を介してメモリー１２２へアクセスする。 - 特許庁 - A memory controller interface control part 170 transmits the instruction packet to a memory controller and receives a response packet that corresponds to the instruction packet and includes the ID included in the instruction packet from the memory controller.
メモリコントローラインタフェース制御部１７０は、命令パケットをメモリコントローラに送信し、当該命令パケットに含まれるＩＤを含む、命令パケットに対する応答パケットをメモリコントローラから受信する。 - 特許庁 - When a memory controller 5 reads the font data out of a font memory 3, a skip controller 4 instructs the memory controller 5 to read out the font data by skipping the configuration pixels assigned by the skip information read out of the font memory 3.
メモリコントローラ５がフォントメモリ３からフォントデータを読み出す際に、スキップコントローラ４が、メモリコントローラ５に対して、フォントメモリ３から読み出したスキップ情報により指定される構成画素をスキップしてフォントデータを読み出すよう指示する。 - 特許庁 - To provide a nonvolatile memory that reduces a control memory in a memory controller; a memory controller for controlling reads and writes to the nonvolatile memory; a nonvolatile storage device having the nonvolatile memory; and a nonvolatile storage system.
メモリコントローラ内の制御メモリを削減する不揮発性メモリを提供すると共に、該不揮発性メモリへの読み書き制御を行うメモリコントローラと、該不揮発性メモリを備えた不揮発性記憶装置及び不揮発性記憶システムを提供すること。 - 特許庁 - The timing controller 27 receives a delay amount from the memory of an electronic endoscope via a system controller 37 and the system controller 24.
タイミングコントローラ２７はシステムコントローラ３７、システムコントローラ２４を介して電子内視鏡のメモリから遅延量を受信する。 - 特許庁 - To provide a memory controller for reordering data responses.
データ応答を順序変更するためのメモリ・コントローラを提供する。 - 特許庁 - POWER SUPPLY METHOD, POWER SYSTEM CONTROLLER AND MEMORY MEDIUM
電力供給方法、電力系統制御装置、および記憶媒体 - 特許庁 - A memory controller sequentially holds an access request including an access address.
メモリコントローラは、アクセスアドレスを含むアクセス要求を順次に保持する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
