「memory controller」を含む例文一覧(4966)
＜前へ 1 2 .... 38 39 40 41 42 43 44 45 46 .... 99 100 次へ＞- According to contents set by the BIOS 3, the memory controller 4 supplies the signal of a signal strength for making suitable the buffer capability of each of semiconductor memories to the memory module 2.
メモリコントローラ４は、ＢＩＯＳ３によって設定された内容に従い、各半導体メモリのバッファ能力を適度にする信号強度の信号をメモリモジュール２に供給する。 - 特許庁 - When execution of the parallel codes is completed, the memory controller 7 newly sends a signal to the selector 8, changes over access to a normal sequential code present in a main memory 2, and continues processing.
並列コードの実行が終了したら、メモリコントローラ７が再びセレクタ８に信号を送り、メインメモリ２にある通常の逐次コードにアクセスを切り替えて処理を続行する。 - 特許庁 - The read data A002 and the servo signal A001 stored in the buffer memory are transferred to an external device 0002 via the external interface 0110 by the memory controller 0108.
バッファメモリに格納された読み出しデータＡ００２とサーボ信号Ａ００１とはメモリ制御部０１０８によって外部インターフェース０１１０を介して外部装置０００２に転送可能とされる。 - 特許庁 - When a user selects a resolution, a controller 101 loads coefficient data by each class in the selected resolution into coefficient memory 134 from an information memory bank 135.
コントローラ１０１は、ユーザが解像度の選択操作を行う際、選択された解像度における各クラス毎の係数データを情報メモリバンク１３５より係数メモリ１３４にロードする。 - 特許庁 - A compression/extension block 9 of the controller receives data which a host system 4 is going to store in the flash memory 2, and performs lossless compression to the received data and stores it in the flash memory 2.
コントローラの圧縮伸長ブロック９は、ホストシステム４がフラッシュメモリ２に格納しようとするデータを受け取り、受け取ったデータにロスレス圧縮を施してフラッシュメモリ２に格納する。 - 特許庁 - A controller 11 of a recording medium 1 obtains block attribute information from each erasure block of a user area of a memory 12 when processing of a writing system to the memory 12 is performed.
記録メディア１のコントローラ１１は、メモリ１２への書き込み系の処理が行われた場合、メモリ１２のユーザ領域の各消去ブロックからブロック属性情報を取得する。 - 特許庁 - The disk drive system includes a processing element which executes various operations and a hard disk controller having a buffer which provides an interface for the memory device such as a random access memory or the like.
ディスク駆動システムが種々の動作を実行する処理要素及びランダムアクセスメモリ等のメモリ装置に対するインターフェースを与えるバッファを具備するハードディスク制御器を有している。 - 特許庁 - A controller 104 responds to a manual input from a user to initiate the long term storage of the selected digital images from the intermediate memory in a long term memory 109.
コントローラ１０４は、ユーザからの手動入力に応答して、中間メモリからの選択されたデジタル画像の長期保存を長期メモリ１０９内にて行うことを開始する。 - 特許庁 - To provide a memory access controller capable of avoiding processing suppression of a processor and discarding of a request packet and capable of efficiently and reliably executing processing, and to provide a memory access control method.
プロセッサの処理抑制やリクエストパケットの破棄を回避し、効率よく、かつ確実に処理を実行することができるメモリアクセス制御装置およびメモリアクセス制御方法を提供する。 - 特許庁 - To reduce buffer memory for data evacuation required during interruption such as writing in changing a memory card, in a host apparatus for controlling multiple card slots with a single host controller.
単一のホストコントローラによって複数のカードスロットを制御するホスト機器において、メモリカードの切り替えにおける書き込み等中断時に要するデータ退避用バッファメモリを削減する。 - 特許庁 - To provide a bus system allowing a bus master to know completion of writing though using a memory controller not having a function notifying the bus master about the completion of the writing of data into a memory.
メモリへのデータの書き込み完了をバスマスタに通知する機能を有しないメモリコントローラを使用しながら、書き込みが完了したことをバスマスタが知り得るバスシステムを提供する。 - 特許庁 - The memory stick controller 15 shows the current transfer mode, serial or parallel, to a user by switching lighting display status of the LED 19 depending on the transfer mode of the memory stick 11.
メモリースティックコントローラ１５では、メモリースティック１１の転送モードがシリアルかパラレルかでＬＥＤ１９の点灯表示状態を切り替え、現時点での転送モードをユーザに表示する - 特許庁 - And in this case, the data to be transferred by using the processor interface bus 34 is indicated whether it is stored in the main memory 36 or not by a main memory controller to be communicated with the processor interface bus 34.
プロセッサ・インターフェース・バス上で第２信号をアサートし、プロセッサ・インターフェース・バスを用いて転送すべきデータは、メイン・メモリ・コントローラによって、メイン・メモリ内に格納すべきか否かを示す。 - 特許庁 - To provide versatile games which ensure the control in advance of games under a reduced burden on the processing concerning a starting memory by reducing the memory capacity of a main controller.
主制御装置の記憶容量を減らし、始動記憶に関する処理負担を軽減し、遊技の進行制御を確実に行って多彩な遊技を実現することが可能である。 - 特許庁 - The reader 42 and the controller 41 are formed as a portable type and the memory medium 43 is formed as a type (for example, a memory chip type, disk type or cassette type) freely attachable and detachable to and from the reader 42.
ここでリーダー４２及びコントローラ４１は携帯型とし、記憶媒体４３はリーダー４２に対して着脱自在なタイプ（例えばメモリチップ型、ディスク型又はカセット型）とする。 - 特許庁 - In a recording mode, an image fetched by a CCD 1 is sent to a YUV processor 3 to be subjected to color process processing, and image data are sent to an image memory 4 via a memory controller 5.
記録モードではＣＣＤ１によって取り込まれた画像はＹＵＶプロセッサ３に送られ、カラープロセス処理がなされ、画像データはメモリコントローラ５を介して画像メモリ４へと送られる。 - 特許庁 - To provide a controller, a memory card and its control method for normally making a response to host equipment which issues a command in a sequence which is not suitable for the specifications of a memory card.
メモリカードの仕様に合わないシーケンスでコマンドを発行してくるホスト機器に対して、正常に応答することが可能なコントローラ、メモリカード及びその制御方法を提供する。 - 特許庁 - During the setting of the REPEAT signal, a memory controller 101 executes the burst transmission of data to a data register 103 in the number of times designated on the basis of the repeated number of times of reading from a memory 100.
ＲＥＰＥＡＴ信号がセットされている間、メモリコントローラ１０１はメモリ１００から繰返しリード回数で指定され回数、データレジスタ１０３にデータをバースト転送させる。 - 特許庁 - To solve a problem wherein, when a memory controller of a nonvolatile storage device does not support refreshing, a data holding period of the nonvolatile storage device cannot be extended as compared to a data holding period of a flash memory single body.
不揮発性記憶装置が有するメモリコントローラがリフレッシュに対応していないと不揮発性記憶装置のデータ保持期間をフラッシュメモリ単体のデータ保持期間より延長できない。 - 特許庁 - Both banks of the memory chip is placed on at least one high power state and at least one low power state by either of the system memory controller or the DSP.
メモリ・チップの両方のバンクは、システム・メモリ・コントローラまたはＤＳＰのいずれかによって、少なくとも１つの高電力状態と少なくとも１つの低電力状態とに置くことができる。 - 特許庁 - The image data input part stores the input image data inputted from the outside or the image data converted in a necessary format in a first area of the external memory through the memory controller.
画像データ入力部は外部から入力した画像データ又は必要なフォーマット変換を行った画像データを、メモリコントローラを介して外部メモリの第1領域に格納する。 - 特許庁 - When a connector CN1 of a memory player 1 is inserted into a connector CN2 of a PC2 and connected therewith, a signal S1 supplied to a CPU 11 becomes 'L' to place a memory controller 12 in a write state.
メモリプレーヤ１のコネクタＣＮ１をＰＣ２のコネクタＣＮ２に差し込んで接続すると、ＣＰＵ１１に与えられる信号Ｓ１は“Ｌ”となり、メモリコントローラ１２が書き込み状態となる。 - 特許庁 - The controller 1 is furnished with a memory using ratio calculating section 4 for calculating the usage ratio which shows a percentage to be used for the file memory 15, and a display section 5 for displaying the calculation result.
制御装置１は、フェイルメモリ１５が使用される割合を示す使用率を算出するメモリ使用率算出部４と、この算出結果を表示する表示部５とを備える。 - 特許庁 - When a system is turned on, a start controller 4 carries out mapping of the BIOS data stored in a particular area of the USB memory 5, in a physical memory to be initially accessed by a central processing unit 1.
システムのパワーオンで起動制御装置４は、中央処理装置１が最初にアクセスする物理メモリにＵＳＢメモリ５の特定領域に格納されたＢＩＯＳデータをマップする。 - 特許庁 - To provide an electronic controller capable of accurately executing the data initialization of a data memory when parameter allocation in the data memory is changed according to the change of a control program.
制御プログラムの変更によりデータメモリにおけるパラメータ割付が変更される場合において、データメモリのデータ初期化を的確に実施することができる電子制御装置を提供する。 - 特許庁 - To provide a cache memory controller, a cache memory control method, a central processor, an information processor, and a central processing method, reducing a waiting time of a demand fetch process waiting a prefetch process.
プリフェッチ処理を待つディマンドフェッチ処理の待ち時間を短縮するキャッシュメモリ制御装置、キャッシュメモリ制御方法、中央処理装置、情報処理装置、中央処理方法を提供する。 - 特許庁 - When the communication terminal generates termination history data A, a controller 14 stores the generated data A in a memory (#1) 15, if the number of terminated calls stored in the memory 15 is less than M.
制御装置１４は着信履歴データＡを生成すると、記憶装置部（＃１）１５の保存件数がＭ件未満の時、生成した着信履歴データＡを記憶装置部（＃１）１５に格納する。 - 特許庁 - A memory controller 65 read image information out of an image memory 66 and condenses the read image information according to the page information set in the RAM 70 to generate condensed pages.
メモリーコントローラ６５は画像メモリー６５から画像情報を読み取り、ＲＡＭ７０に設定されたページ情報に応じて読み取られた画像情報を集約して集約ページを生成する。 - 特許庁 - Memory accesses which fail because of the inhibited word line signals are retried by a memory controller when the critical conditions that caused the signals to be inhibited no longer exist.
ワード線信号が禁止されたという理由で失敗したメモリ・アクセスは、信号を禁止するようにさせたクリティカル状態がもはや存在しなくなったときに、メモリ・コントローラによってリトライされる。 - 特許庁 - To provide a circuit and an operation method of the sama where data is stably input and output between a semiconductor memory device controller and a semiconductor memory device even if data phase changes.
データの位相が変動しても、半導体メモリ装置コントローラと半導体メモリ装置との間で安定的にデータが入出力される回路および動作方法を提供すること。 - 特許庁 - Address data which the controller receives when accessing the first memory cells and address data which is received from outside when accessing the second memory cells are the same in their data structure.
第１のメモリセルにアクセスする場合にコントローラが受信するアドレスデータのデータ構造と、第２のメモリセルにアクセスする場合に外部から受信するアドレスデータのデータ構造とは同一である。 - 特許庁 - To accelerate flash memory access in an entire system by carrying out write and erase processing to a plurality of flash memories by a flash memory controller in small circuit scale.
複数のフラッシュメモリに対して、回路規模の小さいフラッシュメモリコントローラにより、ライト及びイレーズ処理を実行可能とし、フラッシュメモリアクセスをシステム全体で高速化することを可能とする。 - 特許庁 - When processing of a write-in system to a memory 12 is performed, a controller 11 of a recording medium 1 acquires block attribute information from each erasure block of a user area of the memory 12.
記録メディア１のコントローラ１１は、メモリ１２への書き込み系の処理が行われた場合、メモリ１２のユーザ領域の各消去ブロックからブロック属性情報を取得する。 - 特許庁 - When photographing is made, the memory controller checks whether or not photographed image data can be recorded on unrecorded part of the memory card and records the image data to the unrecorded part when the image data can be recorded on the unrecorded part.
撮影が行われるとメモリコントローラは、撮影された画像データが、メモリカードの未記録部分に記録可能かを調べ、記録可能な場合には画像データを未記録部分に記録する。 - 特許庁 - Then, a controller 51 transfers the stored backup object data from the volatile memory 57 to the nonvolatile memory 58 at individually different timings for the respective backup storage areas and writes them.
そして、制御装置５１が、該格納されたバックアップ対象データを、揮発性メモリ５７からバックアップ記憶領域毎に個別に異なるタイミングで不揮発性メモリ５８へ転送して書き込む。 - 特許庁 - To provide a memory controller for normally and stably reading the data of a memory, and for predicting any failure even after the change of an environment or secular change.
環境が変化したり、経年変化があっても、正常かつ安定にメモリのデータを読み込むことが可能で、また事前に故障を予測することが可能なメモリコントローラを提供する。 - 特許庁 - The controller tracks the bank address, and may issue one or more memory access commands while a DARF operation is being performed, if the memory access and the refresh are directed to different banks.
コントローラーはバンクアドレスを追跡し、メモリアクセスとリフレッシュが異なるバンクに向けられているならＤＡＲＦ動作が実行されている間１つ以上のメモリアクセスコマンドを発行することができる。 - 特許庁 - To provide a buffer memory controller which lessens the process of generating stuff bytes in a coder, when a buffer memory underflow occurs, thereby stably executing a real-time process.
バッファメモリにアンダーフローが生じたときに符号化器のスタッフバイトの生成処理を軽減させ、リアルタイム処理を安定しておこなうことができるバッファメモリ制御装置を提供する。 - 特許庁 - To enable fast memory access by access to an SRAM irrelevantly to whether cache memory constitution of processes performed by a controller of decoding equipment performing various processes is suitable.
様々な処理を行う復号機器の制御装置において行われる処理のキャッシュメモリ構成の適不適によらず、ＳＲＡＭへのアクセスによって高速メモリアクセスを可能とする事。 - 特許庁 - A full-size semiconductor memory card 1A is provided with a cap 16 forming its configuration and a base substrate 4 on which a flash memory semiconductor chip and a controller semiconductor chip are mounted.
フルサイズの半導体メモリカード１Ａは、その外形を形成するキャップ１６と、フラッシュメモリ用の半導体チップとコントローラ用の半導体チップとが実装されたベース基板４とを有している。 - 特許庁 - The memory controller 11 judges that an access requirement is issued from any of the CPU 30 and the DMA when the requirement is issued from the CPU 30 or the DMA to the system memory 20.
メモリ制御装置１１は、ＣＰＵ３０またはＤＭＡからシステムメモリ２０へのアクセスの要求があると、その要求がＣＰＵ３０およびＤＭＡの何れからであるかを判断する。 - 特許庁 - This apparatus is the semiconductor integrated circuit apparatus 100 including a memory controller 110 performing access control based on access request from a host for a dynamic random access memory having a self-refresh function.
セルフリフレッシュ機能を有するダイナミックランダムアクセスメモリに対し、ホストからのアクセス要求に基づくアクセス制御を行うメモリーコントローラ１１０を含む半導体集積回路装置１００である。 - 特許庁 - This memory controller 121 is connected to an SRAM 122 allowing access by only a row address, a NOR type flash memory 123, and an SDRAM 124 allowing access by designating a row address and a column address.
メモリコントローラ１２１を、行アドレスのみでアクセスできるＳＲＡＭ１２２、ＮＯＲ型フラッシュメモリ１２３と、行アドレスと列アドレスを指定してアクセスできるＳＤＲＡＭ１２４とに接続する。 - 特許庁 - Switches can be adjusted during operation of a memory device such that a memory controller is connected over a shared bus to a selected single NVM unit and one or more impedance terminals.
メモリ装置の動作中にメモリコントローラが共有バスを経て選択された単一のＮＶＭユニット及び１つ以上のインピーダンス端子に接続されるように、スイッチを調整することができる。 - 特許庁 - To provide a controller that can solve problems posed when a program of a large date volume is stored in a storage (flash memory 5) of a large memory capacity.
メモリ容量の大きくなった記憶装置（フラッシュメモリ５）にデータ量の多いプログラムを記憶させた場合に生じる問題点を解消することのできる制御装置を提供すること。 - 特許庁 - A host computer 10 having an SDRAM I/F and a first data buffer and an SDRAM 12 are connected to a system bus 11, and a NAND flash memory 13 is connected to the system bus 11 through a NAND memory controller 20.
SDRAM I/F および第１のデータバッファを有するホストコンピュータ１０、SDRAM １２がシステムバス１１に接続され、システムバスにはNANDメモリコントローラ２０を介してNANDフラッシュメモリ１３が接続されている。 - 特許庁 - To provide a memory controller and information processing system in which reliability of the information processing system can be improved by promptly dealing with a failure of a memory module.
メモリモジュールの故障に対して早急な処置を行うことを可能とし、情報処理システムの信頼性を向上させることを可能にするメモリコントローラ及び情報処理システムを提供する。 - 特許庁 - The CPU 11 makes the memory controller 15 delete frames stored before the transmitted frame.
システム制御ＣＰＵ１１は、メモリコントローラ１５に、送信されたフレームより以前にバッファメモリ１６に記憶されたフレームを消去させる。 - 特許庁 - To provide a memory controller capable of forming an invisible region inhibiting reading and/or writing of data by an ordinary user.
一般ユーザによるデータの読み出し及び／又は書き込みが禁止される不可視領域を形成可能なメモリコントローラを提供する。 - 特許庁 - When an HDC(hard disk controller) 9 discriminates data as a read error, read data discriminated as an error are stored into a buffer memory 10, and retry is carried out.
ＨＤＣ９がリードエラーと判別した場合、エラーと判別したリードデータをバッファメモリ１０に格納し、リトライを行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
