「memory controller」を含む例文一覧(4966)
＜前へ 1 2 .... 47 48 49 50 51 52 53 54 55 .... 99 100 次へ＞- The storage device 10 has a hard disk drive 21, memory card drives 22, 23, a secondary battery 27, a copy button 12 and a main controller 30.
データ保存装置１０は、ハードディスクドライブ２１と、メモリカードドライブ２２，２３と、２次電池２７と、コピーボタン１２と、メインコントローラ３０とを備えている。 - 特許庁 - To simultaneously operate a CPU and DMAC, when the destination of access by a CPU does not agree with the destination of access by a DMAC (direct memory access controller).
ＣＰＵのアクセス先がＤＭＡＣのアクセス先と一致しないとき、ＣＰＵとＤＭＡＣを同時に動作させることができるようにする。 - 特許庁 - A controller changes a display data foregoing to the top display data, in the direction of scrolling among display data stored in memory into intermediate data.
コントローラは、メモリに記憶されている表示データのうち、スクロール方向の先端の表示データの１つ先の表示データを中間データに変更する。 - 特許庁 - A manipulated variable memory 22 supplies a manipulated variable corresponding to the obtained correction value to a grid power source 18K and light quantitative controller 19K.
操作量メモリ２２は、求められた補正値に対応した操作量をグリッド電源１８Ｋおよび光量コントローラ１９Ｋに供給する。 - 特許庁 - The controller is provided with a register and then a semiconductor memory device whose packaging is completed can control the delay time without the need for additional works.
制御部はレジスタを備え、これによりパッケージが完成された半導体メモリ装置において追加作業無しに遅延時間を調節できる。 - 特許庁 - The control unit 28 includes a means for estimating the current vehicle travel state, a memory, a loss acquirer, and an electric power generation controller.
制御部２８は、現在の車両の走行状態を推定する手段と、記憶手段と、損失取得手段と、発電制御手段とを含む。 - 特許庁 - A display controller 7 reads data blocks from a frame buffer 3 and stores them in a local memory buffer 8 to output these data blocks to a display 2.
ディスプレイコントローラ7は、フレームバッファ3からデータブロックを読み込み、ローカルメモリバッファ8内に格納し、それらのデータブロックをディスプレイ2に出力する。 - 特許庁 - To provide a memory controller having a function suitable for use in moving image decoding and encoding processing or three-dimensional graphic rendering processing.
動画像のデコード・エンコード処理または三次元グラフィックス描画処理で使用されるのに適した機能を有するメモリコントローラを提供する。 - 特許庁 - The display controller 4 converts codes of colors in the bit map to colors of RGB through palette reference schemes and schemes in the memory 41 for color palettes.
ディスプレイコントローラ４は、パレット参照配列、カラーパレット用メモリ４１の配列を介して、ビットマップの色のコードをＲＧＢの色に変換する。 - 特許庁 - A FIFO reading controller 35 controls the reading of image data from the memory 37 in synchronism with the clock signals inputted through a switch 36.
FIFO読み出しコントローラ３５は、スイッチ３６を介して入力されるクロック信号に同期して、FIFOメモリ３７からの画像データの読み出しを制御する。 - 特許庁 - The initial calibration data being set in the flash memory FM at the time is input into an AFE communication module ACM without going through a bus controller 102.
この際のフラッシュメモリーＦＭに設定される初期較正データはバスコントローラ１０２を超えてＡＦＥ通信モジュールＡＣＭに入力される。 - 特許庁 - The controller 1 is constituted of a peripheral interface circuit, a communication interface circuit, an I/O interface circuit 11, a memory circuit 14, and a CPU 15.
該制御装置は、周辺インターフェース回路，通信インターフェース回路，入出力インターフェース回路，メモリ回路およびＣＰＵで構成される。 - 特許庁 - The memory controller 2 writes or reads the data to and out of the specified storage medium 3 according to the value of an address 11.
メモリコントローラ２は、アドレス１１の値によって指定記憶媒体３へのデータの書き込み又は指定記憶媒体３からのデータ読み出しを行う。 - 特許庁 - The traffic signal controller 24 includes a GPS unit 60, a clock 64, a CPU 70, a memory 62, a CPU 70, and a beacon interface 72.
交通信号制御装置２４は、ＧＰＳユニット６０と、時計６４と、ＣＰＵ７０と、メモリ６２と、ＣＰＵ７０と、ビーコンインターフェイス７２とを含む。 - 特許庁 - The memory controller 109 includes a directory cache 112 holding second entry information consisting of cache data of a part of a first entry information.
メモリコントローラ１０９は、第一のエントリ情報の一部のキャッシュデータからなる第二のエントリ情報を保持するディレクトリキャッシュ１１２を備えている。 - 特許庁 - To obtain a debug system for reducing the number of times of repetition and for saving a memory capacity in operating the debug of a robot program in a robot controller.
ロボットコントローラにおいて、ロボットプログラムのデバッグを行う場合に、繰返し回数が少なく、メモリ容量を節約できるデバッグシステムを得る。 - 特許庁 - While the processor is in low-power mode, the direct memory access controller can process the recipe and cause the data to be displayed on the display according to the recipe instructions.
プロセッサが低電力モードの間、ダイレクト・メモリ・アクセス・コントローラがレシピを処理し、レシピ命令に従ってディスプレイ上にデータを表示させる。 - 特許庁 - METHOD, DATA PROCESSING SYSTEM, AND MEMORY CONTROLLER (DATA PROCESSING SYSTEM AND METHOD FOR ENABLING PIPELINING AND MULTIPLE OPERATION SCOPES OF I/O WRITE OPERATION)
方法、データ処理システム、メモリ・コントローラ（Ｉ／Ｏ書込みオペレーションのパイプライン化および多重オペレーション範囲を可能にするデータ処理システムおよび方法） - 特許庁 - A falling command latch section 12 latches the internal command signal in synchronization with fall of the clock CK and supplies it to the memory operation controller 13.
フォール要コマンドラッチ部１２は、内部コマンド信号をクロックＣＫの立下りに基づくタイミングでラッチし、メモリ動作制御部１３へ供給する。 - 特許庁 - Based on how many pending requests are in the read queue, the memory controller dynamically modifies an order of servicing the requests.
メモリ・コントローラは、読み取りキュー中に待ち状態の要求がいくつあるかに基づいて、要求にサービスする順序を動的に修正する。 - 特許庁 - A controller 67 reads the pulse rate value corresponding to the input type information from a memory 71 for driving a feeding motor 64 (pulse motor).
コントローラ６７は、入力された種別情報に対応するパルスレートの値をメモリ７１より読み出して、送り用モータ６４（パルスモータ）を駆動する。 - 特許庁 - The information (image data) is stored in a memory 26 and is rewritten at the prescribed timing by a clocking timer built in a signal controller 24.
情報（画像データ）はメモリ２６に記憶され、信号コントローラ２４に内蔵されている計時タイマによる所定のタイミングで書き換えられる。 - 特許庁 - A disk controller 107 of this recorder acquires TOC data relating to image data before recording the image data and stores the TOC data to a TOC memory 109.
ディスクコントローラ１０７は、画像データの記録前にその画像データに関するＴＯＣデータを取得してＴＯＣメモリ１０９に記憶する。 - 特許庁 - The programmable controller for operating a machine such as one having a hydraulic system includes a memory that stores a plurality of software function routines.
油圧システムを有する機械のような機械を動作させるプログラマブル制御装置が複数のソフトウエア機能ルーチンを蓄積するメモリーを含んでいる。 - 特許庁 - With this recording medium controller, the data reproduced from a disk device 2 with a juncture 12 is transferred via a DMA bus 16 to a cache memory 14 and is temporarily stored therein.
接続部１２が、ディスク装置２より再生したデータは、DMAバス１６を介してキャッシュメモリ１４に転送され、一時的に記憶される。 - 特許庁 - To provide a memory controller capable of moving data without sacrificing the real time property of a system and further capable of keeping the uniqueness of data.
システムのリアルタイム性を犠牲にすることなくデータ移動を行え、しかもデータの一意性を保つことができるメモリ制御装置を提供する。 - 特許庁 - A micro-controller 6 controls whether the authentication operation of the authentication/decryption unit 2 will be enabled or disabled according to the flag in the memory 7.
マイクロコントローラ６は、メモリ７のフラグに応じて認証・復号部２における認証動作を有効とするか無効とするかを制御する。 - 特許庁 - To provide a memory controller which maintains consistency of data and in which a CPU is accessible to the data at high speed and a game machine including the same.
データの整合性を維持しつつＣＰＵが高速にデータにアクセス可能なメモリ制御装置及びこれを備える遊技機を提供する。 - 特許庁 - Then, a display memory within the display controller 14 is retrieved by a deleted ordering number to delete all the same order from the display monitors 11 to 13.
そして、消された注文番号で表示コントローラ１４内の表示メモリを検索し、同一注文を全て表示モニタ１１〜１３から消す。 - 特許庁 - To provide a multi-bank access controller to realize efficient multi- bank access and to enable detection of termination of memory access if necessary.
効率良いマルチバンクアクセスを実現し且つ必要に応じてメモリアクセスの終了を検知可能にするマルチバンクアクセス制御装置を提供すること。 - 特許庁 - A controller 90 for controlling a laser printer 1 includes a CPU 91, a ROM, an additional information memory, and an additional pattern generator and the like.
レーザプリンタ１の制御を行なう制御装置９０は、ＣＰＵ９１、ＲＯＭ、付加情報メモリ、並びに付加パターン生成部などを備える。 - 特許庁 - To improve the processing efficiency in relation to a read command in a data transfer system having a plurality of control masters for one memory controller.
１つのメモリコントローラに対して複数のコントロールマスタを設けたデータ転送システムにおいて、リードコマンドに対する処理効率を向上させる。 - 特許庁 - Then, the SIMD processor controls a memory controller 23 so as to output the pixel data stored in the register R3 via a bus 17 to an RAM 11.
そして、レジスタＲ３に格納された画素データをバス１７を介してＲＡＭ１１に出力するように、メモリコントローラ２３を制御する。 - 特許庁 - A system controller 13 determines whether a word (character string) for viewing restriction exists in program information stored in a memory 14.
システムコントローラ１３は、前記メモリ１４に格納した番組情報の中に前記視聴制限用のワード（文字列）が存在するかどうかを判断する。 - 特許庁 - The controller 5 starts transmission process by giving a hold signal to the primary memory circuit 4, and it counts the elapsed time from the start.
コントローラ５は、一次記憶回路４にホールド信号を与えることによって、伝送処理を開始し、その開始からの経過時間をカウントする。 - 特許庁 - The general operation processing circuit can be disabled by the controller circuit while the data are transmitted (i.e., programmed) to the programmable memory.
前記一般動作処理回路は、データがプログラマブルメモリに伝送される（すなわち、プログラムされる）間、前記コントローラ回路によってディセーブルされうる。 - 特許庁 - The function names of the remote control pan head are input to the pan head controller via a predetermined input means beforehand and stored in an internal memory.
リモコン雲台の機能名は予め所定の入力手段を介して雲台コントローラに入力され、内部のメモリに記憶されている。 - 特許庁 - The device is provided with a camera 1 installed in a vehicle, a controller 2, a default parameter storing memory 3, a drawing portion 4, a monitor 5, and an external input interface 6.
車輌に設置されたカメラ１、制御部２、デフォルトパラメータ保存メモリ３、描画部４、モニタ５、外部入力インタフェース６を備える。 - 特許庁 - A computer system 100 includes at least one high-density logic device 106 and a controller which connects the high-density logic device to a memory bus.
コンピュータシステム１００は、少なくとも１つの高密度ロジックデバイス１０６及びメモリバスに高密度ロジックデバイスを接続するコントローラを備える。 - 特許庁 - A data adding circuit of the memory controller adds mask data to the first program data and it generates a second program data with a size equivalent to the size of the page buffer.
メモリコントローラのデータ付加回路は、第１プログラムデータにマスクデータを付加して、ページバッファのサイズに等しい第２プログラムデータを生成する。 - 特許庁 - Then, the controller reproduces the test signal, detects 27 jitters by an evaluation data detecting section 151, and stores them in an evaluation data memory 153.
その後、そのテスト信号を再生して２７通りのジッタを評価データ検出部１５１で検出して、評価データメモリ部１５３に記憶する。 - 特許庁 - A memory controller 111 writes SO data received from an SO data reader-writer 100 in an EEPROM 13 according to a write address.
記憶制御部１１１はＳＯデータ読み書き装置１００から受信したＳＯデータを書き込みアドレスに従ってＥＥＰＲＯＭ１３へ書き込む。 - 特許庁 - A DMA controller 5 reads the data every two bytes from an incorporated memory 3, and transfers the data of every two bytes to a data communication interface 4.
ＤＭＡコントローラ５は、内蔵メモリ３から２バイト毎にデータが読み出され、その２バイト毎のデータをデータ通信インタフェース４に転送する。 - 特許庁 - The multimedia processing system 20 includes a host CPU 30, a host memory 40 storing a group of multimedia processing programs, and a display controller 50.
マルチメディア処理システム２０は、ホストＣＰＵ３０とマルチメディア処理用のプログラム群が記憶されるホストメモリ４０と表示コントローラ５０を含む。 - 特許庁 - In the image processing apparatus when a synthetic display is performed, a controller 3 sends a current image of high resolution from a camera unit 1 to a main image memory 41.
合成表示を行う時には、制御部３は、カメラユニット１からの高解像度のカレント画像を主画像メモリ４１へ送出する。 - 特許庁 - Further, the controller 203 forms a still image from the reproduced video of a tape 207 by the video unit 206 if the video unit 206 is effective, and records on the memory card 209.
また、制御部203は、ビデオユニット206が有効な場合、ビデオユニット206によりテープ207の再生映像から静止画像を生成し、メモリカード209に記録する。 - 特許庁 - An 'slip' between the generation angle and the synchronization angle of the reference signal is stored in the nonvolatile memory of the conduction controller for a coil 3.
コイル３を通電制御する制御装置の不揮発性メモリには、基準信号の発生角度と同期角度との「ズレ角度」が記憶されている。 - 特許庁 - The mobile DDR 310 and the DDR2 (320) are connected to the physical layer (PHY) block 220 of a memory controller 200 without signal termination.
メモリコントローラ２００の物理層（ＰＨＹ）ブロック２２０にはモバイルＤＤＲ３１０およびＤＤＲ２（３２０）が信号終端せずに接続される。 - 特許庁 - The memory controller 4 rearranges the address information when the transfer efficiency of the data transfer is enhanced and transfers the data in the rearranged sequence.
メモリコントローラ４は、データ転送の転送効率が向上する場合はアドレス情報を並べ替えて、並べ替えた順にデータ転送を行う。 - 特許庁 - A controller 13 reads the configuration data from the nonvolatile memory 14 in the case of configuration of the FPGA 11 and outputs it to the FPGA 11.
制御装置１３はＦＰＧＡ１１のコンフィグレーション時に、不揮発性メモリ１４からコンフィグレーションデータを読み込みＦＰＧＡ１１に出力する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
