「memory controller」を含む例文一覧(4966)
＜前へ 1 2 .... 69 70 71 72 73 74 75 76 77 .... 99 100 次へ＞- This programmable controller has instruction registers 12 to 14 and a microcode processing function, an application data storage memory (DM) 2 is made to have a stack region, and for address control over the memory (DM), a multiplexer 21 selects a stack pointer (SP) 20 and an address pointer (DP) 22 for accessing the stack region.
インストラクションレジスタ１２〜１４とマイクロコード処理機能を有し、アプリケーションデータ格納用メモリ（ＤＭ）２にスタック領域を持たせ、メモリ（ＤＭ）に対するアドレス制御は、そのスタック領域をアクセスするためのスタックポインタ（ＳＰ）２０とアドレスポインタ（ＤＰ）２２をマルチプレクサ２１で選択する。 - 特許庁 - Then, the cache flash device 100 receives modified data sent from a processor 110 or 120 corresponding to the read request and only concerning a cache line for which this reception is completed, burst write to the main memory is performed through the main memory controller 500.
そして、キャッシュフラッシュ装置１００は、リード要求に応じて送られてきたプロセッサ１１０又は１２０からのモディファイドデータを受け取り、当該受け取りが完了したキャッシュラインだけについて前記メインメモリに対するバーストライトをメインメモリ制御装置５００を介して行う。 - 特許庁 - A reference picture controller FMCtr uses an analysis result of the picture reference structure to write a reference picture, having a high possibility of referring to a picture to be written the multi-frame memory FrmMem, as well as, to store the reference picture in the cache memory CacheMem.
参照ピクチャ管理器ＦＭＣｔｒは、前記ピクチャの参照構造の解析結果を用いて、復号化対象ピクチャの参照可能性の高い参照ピクチャを前記マルチフレームメモリＦｒｍＭｅｍに書き出すと共に、前記キャッシュメモリＣａｃｈｅＭｅｍにも格納する。 - 特許庁 - A memory controller 104 reads the information data from the buffer memory 105 according to the storage of the predetermined amount of information data into the buffer memory 105, starts a recording processing to an optical disk 108, and stops the recording processing of the information data to the optical disk 108 by stopping the reading of the information data when the information data recorded in the buffer memory 105 becomes a specific amount smaller than a predetermined amount.
メモリコントローラ１０４は、バッファメモリ１０５に対して所定量の情報データが蓄積されたことに応じてバッファメモリ１０５から情報データを読み出して光ディスク１０８に対する記録処理を開始すると共に、その後バッファメモリ１０５に記録された情報データが所定量よりも少ない特定量となったことに応じて情報データの読み出しを停止して光ディスク１０８に対する情報データの記録処理を停止する。 - 特許庁 - The memory controller including a cache memory for temporarily storing signals transmitted/received between a microprocessor and a main storage device includes an access analysis device for analyzing the existing rate of each of access system signals transmitted/received between the microprocessor and the main storage device, and a memory reconfiguring device for reconfiguring the rate of the cache memory area based on signals output from the access analysis device.
マイクロプロセッサと主記憶装置の間で送受信される信号を一時的に記憶するキャッシュ・メモリを備えたメモリ・コントローラにおいて、 前記マイクロプロセッサと前記主記憶装置の間で送受信される各アクセス方式の信号がそれぞれどのような割合で存在するか解析するアクセス解析装置と、 このアクセス解析装置から出力された信号に基づいて、前記キャッシュ・メモリの領域の割合を再構成するメモリ再構成装置と を備える。 - 特許庁 - This memory controller controlling a memory according to a reading/writing instruction from an upper module of a system includes a fist transmission part 301, which transmits an address of read/written data and the written data to a memory module 310 via an address line 305, and a second transmission part 302 transmitting the data read from the memory module to the upper module of the system via a data line 306.
システムの上位モジュールからのデータ読み取り／書き込み命令に従ってメモリを制御するメモリ制御装置において：読み取りもしくは書き込みデータのアドレス，および書き込みデータを，アドレスライン３０５を通じて，メモリモジュール３１０に伝送する第１伝送部３０１と；データライン３０６を通じて，メモリモジュールから読み取ったデータをシステムの上位モジュールに伝送する第２伝送部３０２とを含むことを特徴とする，メモリ制御装置が提供される。 - 特許庁 - The apartment alarm-combined board 22 comprises a monitor controller 51 composed of a memory 51b involving an initial data memory having previously stored initial data necessary for operating in initial conditions and a setting data memory for storing setting data necessary for operating in usual conditions, and a CPU 51a which reads the initial data in the initial operation and sets as the setting data in the setting data memory.
開示される共同住宅警報複合盤２２は、初期状態で動作するのに必要な初期データが予め記憶されている初期データ記憶部と、通常状態で動作するのに必要な設定データが記憶される設定データ記憶部とを含む記憶部５１ｂと、初期稼働時に初期データ記憶部から初期データを読み出し上記設定データとして設定データ記憶部に記憶するＣＰＵ５１ａとからなる監視制御部５１を備えている。 - 特許庁 - A circuit board 10 is mounted with an optical cable connector 12 and a twisted pair cable connector 14, a gigabit LAN controller 16, a controller FPGA 18 forming analysis data from the frame signals obtained through the gigabit LAN controller 16, a memory 20 where the formed data are stored, and a high-speed (32 bits or 64 bits) bus interface 22 where a computer is connected.
回路基板１０上に、光ケーブル用コネクタ１２及びツイストペアケーブル用コネクタ１４と、ギガビットＬＡＮコントローラ１６と、このギガビットＬＡＮコントローラで得られたフレーム信号から解析用のデータを作成するコントローラ用ＦＰＧＡ１８と、作成されたデータを格納するメモリー２０と、コンピュータが接続される３２ビット又は６４ビット高速バスインターフェース２２とを搭載する。 - 特許庁 - This imaging system 100 includes: a controller 104; a memory 106 connected to the controller 104; a printing mechanism 112 operably connected to the controller 104; a system display 108; and a command program 296 for the system display 108 for displaying a control panel display 294 changeable by a user by controlling the system display 108.
コントローラ１０４と、コントローラ１０４に接続されたメモリ１０６と、コントローラ１０４に動作可能に接続された印刷機構１１２と、システム・ディスプレイ１０８と、システム・ディスプレイ１０８を制御して、ユーザにより変更可能なコントロールパネル・ディスプレイ２９４を表示する、システム・ディスプレイ１０８用のコマンド・プログラム２９６とを含んでなるイメージング・システム１００と、ディスプレイ１０８の設定方法とを提供する。 - 特許庁 - When the player operates a color selection cancel operating part 34, the controller 51 erases the memory of the color selection information, and when the controller conducts light performance to a play advantageous for the player with the proceedings of the game on the slot machine, the light sources of three primary colors set in the controller 51 are turned on, flickered and turned off according to the performance program.
また、遊技者が色選択取消操作部３４を操作すると、制御装置５１が色選択情報の記憶を消去し、スロットマシンの遊技の進行に伴い、制御装置５１が遊技者に有利な遊技に対する光演出を実行する際に、制御装置５１に設定された三原色光源が演出プログラムに従った点灯・点滅・消灯の動作を行う。 - 特許庁 - The USB driver 101 constitutes a data structure for communication control in an area secured on a system memory 13, when required to be communicated with a USB device 2, stops once the USB controller 14, sets an address for referring to the constituted data structure, in a register 14A of the USB controller 14, and restarts up thereafter the USB controller 14.
ＵＳＢドライバ１０１は、ＵＳＢデバイス２との通信が必要となると、システムメモリ１３上に確保した領域に通信制御用のデータ構造体を構成し、ＵＳＢコントローラ１４を一旦停止させ、ＵＳＢコントローラ１４のレジスタ１４Ａに、上記構成したデータ構造体を参照するためのアドレスを設定した上で、ＵＳＢコントローラ１４を再起動させる。 - 特許庁 - The fixed number of controllers constitutes a group, only one controller of the one group or two controllers including its standby controller are provided with the SPM for storing software of the entire controllers in the system, and the controller provided with the SPM in a plurality of groups and one or two controllers in each of the other groups are provided with a cache memory holding a portion of copy of the SPM.
一定個数の制御装置により群を構成し，一つの群の１つまたはその予備を含む２つの制御装置にだけシステム内制御装置全体のソフトウェアを格納するＳＰＭを設け，複数群の中のＳＰＭを設けた制御装置及び他の各群のそれぞれの中の１つまたは２つの制御装置にＳＰＭの一部のコピーを保持するキャッシュメモリを設ける。 - 特許庁 - In response to prescribed operation from a remote controller 40, image data of a still picture causing the sticking are held in a frame memory 23f as a work area that a color decoder 23a can be used.
リモコン４０からの所定の停止操作に基づいて、カラ−デコ−ダ２３ａが利用可能な作業領域であるフレ−ムメモリ２３ｆに焼き付きの原因となった静止画像の画像デ−タが保持される。 - 特許庁 - Memories 104 are connected to specific places of a bus line 101 connected to a memory controller 101 via a switch 103, through which the operations of the memories 104 are controlled.
メモリコントローラ１０１に接続するバスライン１０６の所定の箇所に複数のメモリ１０４がスイッチ１０３を介して接続し、スイッチ１０３により複数のメモリ１０４の動作が制御されるメモリシステム。 - 特許庁 - When the disk player is started, an adjusted value at the previous time is read out from a memory 32 by a system controller 30, and this adjusted value is set in a servo LSI 20 as an initial value at the servo adjustment.
ディスク再生装置の起動時に、システムコントローラ３０は、前回の調整値をメモリ３２から読み出して、この調整値をサーボ調整における初期値としてサーボＬＳＩ２０に設定する。 - 特許庁 - Operation loci resulting from performing operation inputting to an input pad by a touch tracer controller 60 are matched with prescribed operation loci preliminarily stored in a memory 66 to decide if they are stored operation loci.
タッチトレーサコントローラ６０によって、入力パッドに操作入力された操作軌跡とメモリ６６に予め記憶された所定の操作軌跡とをマッチングさせ、記憶された操作軌跡かを判定する。 - 特許庁 - The processor apparatus includes a sequence controller 20 that decodes an instruction code stored in an instruction memory 10, an operation array 21 that executes operation of the decoded instruction code, and an asynchronous FIFO 12.
プロセッサ装置は、命令メモリ１０に格納された命令コードをデコードするシーケンスコントローラ２０と、デコードされた命令コードを実行演算する演算アレイ２１と、非同期ＦＩＦＯ１２とを備える。 - 特許庁 - To realize a memory controller capable of reducing the package size by reducing the number of pins of an ASIC while minimizing the deterioration of performance, and making performable high speed access by sequential (continuous) access.
パフォーマンス低下を最小限にしながらＡＳＩＣのピン数の削減によるパッケージサイズ縮小を図ると共に、シーケンシャル（連続）アクセスによる高速アクセスを可能とするメモリコントローラを実現する。 - 特許庁 - The Qout counter 5 compares a counted value and a Qout counter continuation number sent from the parameter memory 2, and outputs a transmission stop signal to the transmission controller 6 when they coincide.
Ｑｏｕｔカウンタ５はパラメータ記憶部２から送られてきたＱｏｕｔカウンタ連続数とカウント値とを比較し、それらが一致した時に送信停止信号を送信制御部６に出力する。 - 特許庁 - The memory controller allows the main storage device to record image data for the leading time and stop deleting the image data after the lapse of the leading time.
前記メモリ制御装置は、トリガーデータが入力時点からメイン記憶装置の立ち上がり時間中の画像データを記録させるとともに、立ち上がり時間の経過後は画像データの消去を停止させる。 - 特許庁 - The controller 40 specifies a block BK having the most edges to a hand-wag direction with regard to an original image information of a correction object read from an external flash memory MO when a correction mode is selected.
コントローラ４０は、補正モードが選択された場合に、外部フラッシュメモリＭＯから読み込んだ補正対象の原画像情報について、手ぶれ方向に最もエッジが多いブロックＢＫを特定する。 - 特許庁 - This vehicular information display 1 includes a navigation system 3, an image memory 5, a liquid crystal panel 7, a display controller 9, a vehicle speed sensor 11, and a switch 13, and is mounted on a vehicle 15.
車両用表示装置１は、ナビゲーションシステム３と、画像メモリ５と、液晶パネル７と、表示コントローラ９と、車速センサ１１と、スイッチ１３とを備えており、車両１５に搭載されている。 - 特許庁 - In a general operation mode, a clock controlling circuit 8 supplies a clock signal of high frequency allowing access to the memory for display 12 from the CPU 2 and the display controller 10 is operated at a high speed.
通常の動作モード時には、クロック制御回路８は、ＣＰＵ２から表示用メモリ１２へのアクセスを可能とする高周波数のクロック信号を供給して表示コントローラ１０を高速動作させる。 - 特許庁 - In a serial memory device (20) which performs the reception and transmission of command, address, and data via serial communication with a host controller (10), a base address holding circuit (26) holds a base address which serves as a base for effective address calculation.
ホストコントローラ（１０）との間でシリアル通信によりコマンド、アドレス及びデータを授受するシリアルメモリ装置（２０）において、ベースアドレス保持回路（２６）は、実効アドレス算出の基準となるベースアドレスを保持する。 - 特許庁 - For erasure processing of a photographed image, an erasure button is pressed in a reproduction mode while an unnecessary photographed image is displayed on the liquid crystal display on the remote controller side, based on the regular image data stored in the second memory card.
撮影画像の消去処理は、再生モードにて、第２メモリカードに記憶された本画像データに基づいて、不要な撮影画像をリモコン側ＬＣＤに表示させた状態で消去ボタンを押下する。 - 特許庁 - While an LCD controller makes display on the display panel, the CPU starts (S8) read-ahead process for reading, from a memory card, page data having not yet read in a display data reading process (S17).
ＬＣＤコントローラが表示パネルに表示を行っている間に、ＣＰＵは表示データ読み出し処理（Ｓ１７）で読み出していないページデータをメモリカードから読み出す先読み処理を開始する（Ｓ８）。 - 特許庁 - A protocol controller 50 analyzes the command which written to the command buffer 52 to determine whether the reception mode is a FIX mode or an UNFIX mode, and writes a corresponding status (a device ID, unique ID, mode, etc.) to a status memory 54.
プロトコルコントローラ５０は、コマンドバッファ５２に書き込まれたコマンドを解析して、受信モードがＦＩＸモードかＵＮＦＩＸモードかを判断し、ステータスメモリ５４に対応するステータスを書き込む。 - 特許庁 - To provide a system controller in which processing capacity can be enhanced without relying upon the memory capacity by notifying the processing capacity to a host unit and distributing the processing capacity to the host unit.
本発明は処理能力をホスト装置に通知して、ホスト装置との間で処理を分散して、メモリ容量に依存することなく、処理能力を向上させることのできるシステムコントローラを提供する。 - 特許庁 - A 1394 DMA controller 15 controls data transmission by each buffer of the transmission buffer memory 14 and acquires a time when the data transmission is finished in the case that transmission of data stored in one buffer is finished.
1394DMAコントローラ１５は、 送信バッファメモリ１４のバッファ毎に、データの送信を制御し、１つのバッファに格納されたデータの送信が終了した場合、データの送信が終了した時刻を取得する。 - 特許庁 - The communication controller 30 transmits an abnormal frame, different from a received data frame, to the communication network 100 when a data frame, corresponding to an evaluation objective frame registered in the memory unit 20, is received.
通信コントローラ３０は、記憶部２０に登録された評価対象フレームに該当するデータフレームを受信したときに、受信したデータフレームとは異なる異常フレームを通信ネットワーク１００に送信する。 - 特許庁 - When the photographed image is captured, the memory controller 5 performs conversion of the number of horizontal pixels by an arithmetic circuit in a horizontal pixel number conversion section 51 and performs conversion of the number of vertical lines by software of a CPU 12.
撮影画像の取り込み時に、メモリコントローラ５は、水平画素数変換部５１によって水平画素数変換を演算回路によって行い、CPU１２のソフトウェアにより垂直ライン数変換を行う。 - 特許庁 - To deal with the reading of inquiry information by the host device 10, the inquiry information is retrieved from a shared memory 25 to create output data to the host device 10 from the first storage controller 20.
ホスト装置１０によるインクアイリ情報のリードに対処するため、共有メモリ２５からインクアイリ情報を検索し、第１の記憶制御装置２０からのホスト装置１０への出力データを作成する。 - 特許庁 - The store controller 12 includes a counter 532 for counting the score of each read tag data by the tag reader 14 and a tag data memory 531 for storing the counted tag data.
ストアコントローラ１２は、無線タグリーダ１４によりタグデータの読取が行われる毎に、読み取られたタグデータの点数を計数する計数カウンタ５３２と、計数されたタグデータを記憶するタグデータメモリ５３１と、を有する。 - 特許庁 - A controller (CPU) 13 of the digital broadcast receiver 1 acquires program information from a memory section 14, and determines whether the on-air time in the acquired program information is 20 minutes or more (S3).
デジタル放送受信装置１の制御部（ＣＰＵ）１３は、番組情報をメモリ部１４から取得し、取得した番組情報の中の放送時間が、２０分以上であるか否かを判定する。 - 特許庁 - When the main controller 5 recognizes that the ringer count number is below the threshold, it outputs no originating telephone number data to an originating telephone number data memory 10.
主制御部５は、リンガカウント部３の比較結果によって、リンガカウント数が閾値に満たないことを認識した場合には、発信電話番号データ格納部１０に発信電話番号データを出力しない。 - 特許庁 - To provide a method and an apparatus for broadcast communication using a distributed shared memory that reduce the load on nodes and a network in a node-to-node data transfer controller, with a simple procedure for broadcast.
ノード間データ転送制御装置において、ノードおよびネットワークへの負荷が少なく、同報のための手順が簡易な、分散共有メモリを用いた同報通信方法および装置を提供する。 - 特許庁 - A frame buffer for storing a display image to be displayed is stored in a non-secure area of the memory which can be accessed by the processor core and a display controller 12 regardless of the secure/non-secure domain.
表示される表示画像を格納するためのフレームバッファは、セキュア／非セキュアドメインに関わらず、プロセッサコア及びディスプレイコントローラ１２によりアクセス可能な、メモリの非セキュア領域内に格納される。 - 特許庁 - To provide a memory read system for a vehicle controller capable of preventing erroneous deletion of a read target information and reading information without any increase in labor and cost.
読み出し対象の情報の誤消去を防止するとともに手間やコストの負担増を伴わない情報の読み出しを行うことができる車両制御装置のためのメモリ読み出しシステムを提供すること。 - 特許庁 - Moreover, when the operation buttons 6 to 12 and the rotating member 4 are operated appropriately, the system controller 26 edits the additional information in the backup memory 29, adds another piece of information thereto or edits the disk discrimination information.
また、操作釦６〜１２、回転部材４が適宜操作されると、システムコントローラ２６がバックアップメモリ２９中の付加情報の編集や追加、又はディスク識別情報の編集を行う。 - 特許庁 - To provide a data transfer controller capable of easily changing a bus width of an external memory device according to processing contents required to a system, and efficiently using the band width with an architecture wherein burst access is remarked.
システムに要求される処理内容に応じて外部メモリデバイスのバス幅を容易に変更でき、バーストアクセスを意識したアーキテクチャでバンド幅を効率的に使用できるデータ転送制御装置を提供する。 - 特許庁 - Then, when a part of the first ID information coincides with a part or all of second ID information stored in a nonvolatile memory part 11, the system controller 7 operates an audio part 8.
そして、この第一の識別情報の一部と、不揮発性メモリ部１１に記憶された第二の識別情報の一部または全部とが一致する際に、システムコントローラ７がオーディオ部８を作動させる。 - 特許庁 - A resume information storage controller 212 stores a resume point indicating a stop position for every kind of reproducing image data into a memory when an operation for stopping reproduction is made while reproducing the image data.
レジューム情報記憶制御部２１２は、画像データを再生している途中で、再生停止の操作がされた場合、停止位置を示すレジュームポイントを画像データの再生種別ごとにメモリに記憶させる。 - 特許庁 - For transferring encryption contents information EG1(X1) from a medium A to a medium B, an encryption key information EA(G1) and an ID(A) of the medium A are recorded as a control number Dn of a data link ID in a memory of a medium controller.
メディアAからメディアBに暗号化コンテンツ情報ＥG1(X1)を譲渡する場合、暗号化鍵情報ＥA(G1)とメディアAのID(A)とはメディア制御器のメモリーにデータリンクIDの管理ナンバーDnとして記録される。 - 特許庁 - Furthermore, the power supply device comprises a controller 30, which performs control concerning the main battery BA and reads out the data from the first memory to perform control relating to the sub-battery BB1.
車両の電源装置は、主バッテリＢＡに関する制御を行なうとともに、第１の記憶部から情報を読み出して副バッテリＢＢ１に関する制御を行なう制御装置３０をさらに備える。 - 特許庁 - When discarding a block from a cache memory 4 used as a primary cache, a controller 2 determines whether the number of data reads in the block exceeds a predetermined value or not.
コントローラ２は、１次キャッシュとして利用しているキャッシュメモリ４からブロックを破棄する際、上記ブロック中のデータの読み込み回数が予め定められている規定回数を超えているか否かを判定する。 - 特許庁 - The reception of printing instructions from a printer controller is monitored (S610), and a communication clock speed between a memory communication control part 210 and the engine control part 202 is expressed as CLK1 when the printing instructions are received (S611).
プリンタコントローラから印字指示が来るのを監視し（Ｓ６１０）、印字指示が来た場合にはメモリ通信制御部２１０とエンジン制御部２０２との間の通信クロック速度をＣＬＫ１とする（Ｓ６１１）。 - 特許庁 - PCM modules may be associated with an additive latency that enables a column address, generated by a memory controller for example, to be provided to a DIMM immediately after the DIMM receives a row address.
ＰＣＭモジュールは、ＤＩＭＭが行アドレスを受信した直後に、メモリコントローラによって生成される列アドレスをＤＩＭＭへ供給することを可能にするアディティブレイテンシと関連することができる。 - 特許庁 - The semiconductor memory device includes an OTP device to decide whether to allow a change of the data depending on the locked/unlocked state when applying a programming instruction, and an OTP controller to prohibit the change from the locked state to the unlocked state.
プログラム命令の印加時にロック／アンロック状態に応じてデータの変更可否が決定されるOTP装置、及びロック状態からアンロック状態への変更を禁止させるOTP制御装置を含む。 - 特許庁 - The descriptor transfer device 1 reads the descriptor from the main memory 5 or the descriptor storage part 12 according to the instruction from the processor 2, and transfers the read descriptor to an I/O controller 3.
そして、ディスクリプタ転送装置１が、プロセッサ２からの上記指示に従って、メインメモリ５又はディスクリプタ格納部１２からディスクリプタを読み出し、読み出されたディスクリプタをＩ／Ｏコントローラ３に対して転送する。 - 特許庁 - An IC card 1 has a flush memory 13 storing information used for cipher processing, a cipher processing part 15, a CPU11, an access right obtainment control register 17, a coprocessor 21, and a bass controller 22.
ICカード１は、暗号処理に用いられる情報を格納するフラッシュメモリ１３と、暗号処理部１５と、CPU１１と、アクセス権取得制御レジスタ１７と、コプロセッサ２１と、バスコントローラ２２とを有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
