「memory elements」を含む例文一覧(826)
1 2 3 4 5 6 7 8 9 10 11 .... 16 17 次へ＞- To provide a phase-change memory having memory elements and selection elements.
相変化メモリはメモリ要素と選択要素とを有する。 - 特許庁 - METHOD OF MANUFACTURING FLASH MEMORY ELEMENTS
フラッシュメモリ素子の製造方法 - 特許庁 - The individual memory elements may comprise magnetic random access memory elements.
個別的なメモリ要素は磁気ランダムアクセスメモリ要素を包含することが可能である。 - 特許庁 - These delay elements include analog random access memory elements, respectively.
この遅延素子は、アナログのランダムアクセスメモリ素子を含んでいる。 - 特許庁 - METHOD OF MANUFACTURING FERROELECTRIC MEMORY ELEMENTS
強誘電体メモリ素子の製造方法 - 特許庁 - REFRESH SEQUENCE CONTROL FOR MULTIPLE MEMORY ELEMENTS
複数のメモリ・エレメントのリフレッシュ・シーケンス制御 - 特許庁 - Data which are opposite from each other are recorded in the 1st memory elements 28 and in 2nd memory elements 38.
そして、第１のメモリ素子２８と第２のメモリ素子３８には互いに反対のデータを記録する。 - 特許庁 - A memory control part 123 is equipped with the memory elements 211 composed of 24 SRAM elements which constitute the line memory 209.
メモリ制御部１２３は、ラインメモリ２０９を構成する２４個のＳＲＡＭ素子からなるメモリ素子２１１を備える。 - 特許庁 - A memory circuit 1 includes: memory elements 11a, 11b; and switching elements 12a, 12b, 12c for switching the connection state of the memory elements 11a, 11b.
メモリ回路１は、メモリ素子１１ａ，１１ｂと、メモリ素子１１ａ，１１ｂの接続状態を切り替えるためのスイッチング素子１２ａ，１２ｂ，１２ｃとを含んでいる。 - 特許庁 - The memory device comprises the memory cells (130, 230) having rewritable elements (134, 234), and write once elements (136, 236) in series with the rewritable elements (134, 234).
メモリデバイスは、書換え可能エレメント(134,234)、及びその書換え可能エレメント(134,234)に直列のライトワンスエレメント(136,236)を有するメモリセル(130,230)を含む。 - 特許庁 - Alternatively, the individual memory elements may comprise flash memory cells.
一方、個別的なメモリ要素はフラッシュメモリセルを包含することが可能である。 - 特許庁 - The memory object is provided with elements whose number is the same as the number of the addresses of the memory.
このメモリオブジェクトは、メモリのアドレス数と同数の要素を具備する。 - 特許庁 - The twin MONOS cell stores memory in two nitride memory cell elements.
ツインＭＯＮＯＳセルは、２つの窒化膜メモリセル要素の中にメモリを蓄積する。 - 特許庁 - Memory devices and the cutoff elements constitute a group.
メモリ素子および遮断素子はグループに構成される。 - 特許庁 - TEST METHOD FOR CONSTITUTION ELEMENTS OF SEMICONDUCTOR MEMORY
半導体メモリー構成要素の試験のための方法 - 特許庁 - Memory elements as the auxiliary capacity of the display, and memory elements as a buffer memory of the line sensor, are commonalized to improve portability.
また、表示部の補助容量としてのメモリ素子と、ラインセンサのバッファメモリとしてのメモリ素子と、を共通化して、携帯性を高める。 - 特許庁 - METHOD FOR DESIGNING FULL-MOUNTED CHIP ELEMENTS ON MEMORY
メモリ上の全装チップ素子についての設計方法 - 特許庁 - The meshes are stored in a memory as elements of a data tensor.
メッシュは、データテンソルの要素としてメモリに記憶される。 - 特許庁 - SEMICONDUCTOR MEMORY DEVICE USING TUNNEL MAGNETORESISTIVE ELEMENTS
トンネル磁気抵抗素子を利用した半導体記憶装置 - 特許庁 - The external packet memory address signal represents a plurality of addressable memory elements in a memory under test.
外部パケットメモリアドレス信号は検査すべきメモリにおける複数のアドレス可能なメモリ要素を表示する。 - 特許庁 - Data from the page elements have meta-data with which the positions of the side elements of the page elements into the memory are described.
ページ要素からのデータはメモリー内へのページ要素の副要素の位置を記述するメタデータを有している。 - 特許庁 - The heating elements (120b) are arranged apart from the memory elements (114).
態様によれば、前記加熱素子（１２０ｂ）は、前記メモリ素子（１１４）から離隔して配置される。 - 特許庁 - To provide a storage device capable of reducing the variations of resistance values of memory elements after writing among the memory elements.
メモリ素子間における書き込み後のメモリ素子の抵抗値のバラツキを低減することができる記憶装置を提供する。 - 特許庁 - MEMORY ARRAY EMPLOYING SINGLE THREE-TERMINAL NONVOLATILE STORAGE ELEMENTS
単一３端子不揮発性記憶素子を使用するメモリアレイ - 特許庁 - This information store device (110) is provided with an array (112) consisting of magnetic memory elements (114) and a plurality of heating elements (120b) for the memory elements (114).
磁性メモリ素子（１１４）からなるアレイ（１１２）と、前記メモリ素子（１１４）のための複数の加熱素子（１２０ｂ）とを備える情報記憶装置（１１０）。 - 特許庁 - The identical logical value is set into each settable memory element of three settable memory elements.
３つの設定可能メモリ要素が各設定可能メモリ要素に同じ論理値を設定する。 - 特許庁 - A microcontroller is provided with a CPU 10, a program memory 12, a data memory 13, and various peripheral elements.
マイクロコントローラはＣＰＵ10、プログラムメモリ12、データメモリ13、および各種の周辺素子を含む。 - 特許庁 - In a memory element arrangement part, a plurality of memory elements capable of storing M value data are arranged.
記憶素子配列部は、Ｍ値のデータを記憶可能な記憶素子を複数配列してなる。 - 特許庁 - The random access memory array includes random access memory elements arranged in a rows and columns.
ランダムアクセスメモリアレイは行及び列に配列したランダムアクセスメモリ要素を包含している。 - 特許庁 - Three settable memory elements set an identical logical value into each settable memory element.
３つの設定可能メモリ素子は、各設定可能メモリ素子に同じ論理値が設定される。 - 特許庁 - The page elements are divided into smaller area tiles before a storage operation that stores the page elements in a memory.
ページ要素はメモリー内に記憶される記憶動作の前により小さなエリヤタイルに分割される。 - 特許庁 - Recurring elements are retained in a rasterized form while non-recurring elements are rasterized at a time when the elements are used by an output memory.
非循環要素が出力メモリに使用される時にラスタ化される間、循環要素はラスタ化された形式に保たれる。 - 特許庁 - The refreshment is performed collectively in all nonvolatile memory elements including both the writing memory element and the erasing memory element.
リフレッシュは、書き込みメモリ素子と消去メモリ素子との双方を含む全ての不揮発性メモリ素子に一括で行う。 - 特許庁 - The semiconductor memory device is provided with a memory cell array 21 in which a plurality of memory elements are arranged and a program verify-circuit 30.
半導体記憶装置は、複数のメモリ素子を配列したメモリセルアレイ２１と、プログラムベリファイ回路３０とを備える。 - 特許庁 - This semiconductor memory device is provided with a memory cell array 21 in which a plurality of memory elements 1 are arrayed, and a write state machine 32.
半導体記憶装置は、複数のメモリ素子１を配列したメモリセルアレイ２１と、ライトステートマシーン３２とを備える。 - 特許庁 - After the settable memory elements are set, three voting structures with inputs from the first, second, and third settable memory elements, determine the logical value held on each of the settable memory elements.
設定可能メモリ素子が設定された後、第１、第２および第３の設定可能メモリ素子からの入力を有する３つの投票構造が、各設定可能メモリ素子に保持されている論理値を判定する。 - 特許庁 - Further, the method for producing a memory composed of a plurality of memory elements comprises a step where the ionized layer of memory elements containing elements ionized by sputtering is formed using the target.
また、このターゲットを使用して、スパッタリングにより、イオン化する元素を含有する、メモリ素子のイオン化層を形成する工程を含んで、複数個のメモリ素子によって構成されたメモリを製造する。 - 特許庁 - Memory elements, including thin top oxide films 143a, as constituent elements and memory elements including thick top oxide films 143b as constituent elements are both provided in a single semiconductor device.
本発明は、薄いトップ酸化膜１４３ａを構成要素とするメモリ素子と厚いトップ酸化膜１４３ｂを構成要素とするメモリ素子とが、１つの半導体装置内に混在することを特徴とする。 - 特許庁 - The flash memory cell array 101 has two or more memory elements having control gates and floating gates.
フラッシュメモリセルアレイ１０１は、制御ゲート及び浮遊ゲートを有する記憶素子を複数備える。 - 特許庁 - CIRCUIT BLOCK CONNECTED TO SIGNAL TRANSMISSION SYSTEM BETWEEN ELEMENTS SUCH AS MEMORY
メモリ等の素子間の信号伝送システムに接続する回路ブロック - 特許庁 - Resistance change memory elements (phase change memory elements) Rr and Rm are respectively connected in series to the P0 and N0, and the P1 and N1.
これに抵抗変化メモリ素子（相変化メモリ素子）Ｒｒ，Ｒｍをそれぞれ、Ｐ０，Ｎ０及びＰ１，Ｎ１に直列に接続している。 - 特許庁 - To provide a memory element assuring especially desired data holding life with all elements by reducing variations in characteristic among the memory elements.
メモリ素子間の特性ばらつきを少なくし、全ての素子で、特に所望のデータ保持寿命を確保できるメモリ素子を提供する。 - 特許庁 - Blocks blk0-blk23 have memory elements.
複数のブロックｂｌｋ０〜ｂｌｋ２３は、複数の記憶素子を有している。 - 特許庁 - The elements of a vector sequence A ×ψ^m are sampled and stored in a memory.
ベクトル列Ａ・φ^ｍ の要素を、サンプリングしてメモリに保存する。 - 特許庁 - To provide a magnetic random access memory, etc., which are small in the number of elements and is greatly improved in scale of memory integration by laminating plural magnetic memory elements to a single transistor.
単一のトランジスタに複数の磁性記憶素子を積層して、素子数が少なくメモリ集積度を大幅に向上した磁気ランダムアクセスメモリ等を提供する。 - 特許庁 - The semiconductor storage apparatus includes a flash memory array 118, which includes a plurality of nonvolatile memory elements which need to be erased before writing, and a ferroelectric memory array 113 including a plurality of nonvolatile memory elements which can be overwritten.
書き込み前に消去が必要な複数の不揮発性メモリ素子からなるフラッシュメモリアレイ１１８と、上書き可能な複数の不揮発性メモリ素子からなる強誘電体メモリアレイ１１３とを設ける。 - 特許庁 - This device comprises a memory module (20) having a plurality of memory layers (22) and an addressing circuitry, where is the memory layer (22) is formed as layers of arrays of memory elements.
該方法と装置は、複数のメモリ層(22)を有するメモリモジュール(20)とアドレス指定回路とからなり、メモリ層(22)はメモリエレメントのアレイからなる層として形成される。 - 特許庁 - The failure of the logic related to the replacement memory element 2 is checked from the read data of the memory elements in the memory part 1 and the data of the replacement memory element 2.
また、読み出したメモリ部１内のメモリ素子のデータと交替メモリ素子２のデータとから交替メモリ素子２に関連する論理の障害をチェックする。 - 特許庁 - Prior to the occurrence of failure of memory elements 100-171 in the memory part 1, data generated from the written data of the memory part 1 are written in the replacement memory element 2.
メモリ部１内のメモリ素子１００〜１７１の障害発生前に、メモリ部１の書き込みデータから生成したデータを交替メモリ素子２に書き込む。 - 特許庁 - To facilitate data reading, writing, and erasure of a memory element array including switching elements having nanogaps as memory elements with simple configurations.
ナノギャップを有するスイッチング素子をメモリ素子としたメモリ素子アレイにおいて、簡易な構成で、データの読み出し、書き込み、消去の容易化を達成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
