「memory unit」を含む例文一覧(5747)
＜前へ 1 2 .... 14 15 16 17 18 19 20 21 22 .... 114 115 次へ＞- When the SD memory card 21 is loaded, the terminal unit decrypts the encryption using the serial number of the terminal unit as key.
端末装置は、ＳＤメモリカード２１が装着されたとき、端末装置のシリアル番号を鍵として暗号を復号化する。 - 特許庁 - A processing unit 103 calculates a relational formula between the user's walking speed and the acceleration signal, which is recorded in a memory unit 105.
処理部１０３は前記使用者の歩行速度と前記加速度信号の関係式を算出して記憶部１０５に記憶する。 - 特許庁 - On an internal corner part of a main unit case 1, a loading part 20 for an memory unit M is formed in a state being bent into an L character shape.
本体ケース１の内面隅部に、メモリーユニットＭ用の装填部２０をＬ字状に折れ曲がる状態で形成する。 - 特許庁 - Similarly, the control device 201 is provided with a network transmission/reception control unit 83 or an external memory read/write unit 84.
同様に、数値制御装置２０１にはネットワーク送受信制御部８３又は外部メモリ読み書き部８４が設けられている。 - 特許庁 - A computer 10-1 includes: a display unit 14; and a memory unit 19 for storing respective system data 100 for training.
コンピュータ１０−１は、表示部１４と、それぞれの訓練用系統データ１００を記憶する記憶部１９とを有している。 - 特許庁 - A base engine 100 includes a process controller 102, a video control unit 105, an I/O control unit 106, a memory module 107, etc.
ベースエンジン１００にはプロセスコントローラ１０２、ビデオ制御部１０５、Ｉ／Ｏ制御部１０６、メモリー・モジュール１０７などが設けられる。 - 特許庁 - A data memory (f) and also the file di of another unit are mapped in a data address space of every unit ui.
各プロセッサユニットｕｉのデータアドレス空間には、データメモリｆがマッピングされると共に、他ユニットのレジスタファイルｄｉもマッピングされている。 - 特許庁 - The control unit 58 controls the memory 56 to store the content data and the flag information received by the short-range communication unit 42.
制御部５８は、近接通信部４２が受信したコンテンツデータとフラグ情報とを記憶するようにメモリ５６を制御する。 - 特許庁 - The DMA controller performs a roll of signal group transfer both between a memory unit and the core processing unit and inside the digital signal processor.
ＤＭＡコントローラは、メモリ・ユニットおよびコア処理ユニット間、およびディジタル信号プロセッサ内部の信号群転送も担当する。 - 特許庁 - The identification data and plural kinds of photographing finish parameter for the film unit including the prescribed digital correction are shown by the logical memory unit.
論理メモリユニットは、識別子と、所定のデジタル補正を含むそのフィルムユニットに対する複数の写真仕上げパラメータとを示す。 - 特許庁 - On the side of the simulation device 101, a network transmission/reception control unit 30 or an external memory read/write unit 31 is disposed.
加工シミュレーション装置１０１側にはネットワーク送受信制御部３０又は外部メモリ読み書き部３１が設けられている。 - 特許庁 - The base station instrument is equipped with an environmental condition history storage unit composed of a control unit 2 and a nonvolatile memory 3.
本発明の基地局装置においては、環境条件履歴記憶部は、制御部２と不揮発性メモリ３とから構成される。 - 特許庁 - Then, the memory control unit 30 acquires the coincidence information and deletes the "unexpected behavior data" stored in the non-volatile memory 35.
そして、記憶制御装置３０は、前記一致情報を取得すると不揮発性メモリ３５に記憶した「予期せぬ挙動データ」を削除する。 - 特許庁 - A memory in the controller is provided with a plurality of shared memory regions associated with the combination of a CUP core and a logical unit controller.
コントローラ内のメモリは、ＣＰＵコアと論理ユニットコントローラとの組み合わせに対応付けられた複数の共用メモリ領域を有する。 - 特許庁 - The network server stores the transferred termination history data of M terminated calls in a memory unit (#2) of an external memory through a PC.
ネットワークサーバは転送されてきたＭ件分の着信履歴データをＰＣを通して外部記憶装置の記憶装置部（＃２）に格納する。 - 特許庁 - To provide a technology of reducing the area of a memory unit regarding a nonvolatile semiconductor memory device manufactured by a standard CMOS process.
標準ＣＭＯＳプロセスで製造可能な不揮発性半導体記憶装置に関し、メモリユニットの省面積化技術を提供する。 - 特許庁 - The memory control unit generates a record of a copy packet whose packet length is shortened in a memory calling management table on the basis of the search result.
メモリ制御部は、検索結果に基づいて、パケット長を短縮したコピーパケットのレコードをメモリ呼出管理テーブルに生成する。 - 特許庁 - A resistor R1 is connected to a source line SL of each memory cell, rewriting operation of a memory cell is performed for each prescribed batch unit.
各メモリセルのソース線ＳＬに抵抗Ｒ１が接続され、所定の一括した単位ごとにメモリセルの書戻し動作が行なわれる。 - 特許庁 - To provide a semiconductor memory device for writing and reading data into and from memory cells for every ECC unit.
ＥＣＣ単位毎にデータをメモリセルに書き込んだり、データをメモリセルから読み出したりすることが可能な半導体記憶装置を提供する。 - 特許庁 - A controller 3 of a memory control unit 1 can access a memory device 2, using a plurality of access paths of an A system and a B system.
記憶制御装置１のコントローラ３は、Ａ系統及びＢ系統の複数のアクセス経路を用いて、記憶デバイス２にアクセスできる。 - 特許庁 - To reduce a layout area of a memory cell array in a TC parallel unit series-connected ferroelectric memory.
本発明は、ＴＣ並列ユニット直列接続型強誘電体メモリにおいて、メモリセルアレイのレイアウト面積を縮小できるようにする。 - 特許庁 - An input/output unit 23 interchanges the video data between the pixel memory 25 and the frame memory 22 and controls displaying of image in pixels.
入出力部２３によって、画素メモリ２５とフレームメモリ２２とで映像データを入れ替えて、画素における映像を表示する制御する。 - 特許庁 - A recording unit comprises: a recording part; an error detection code adding part; a writing buffer memory; an error correction code adding part; and a memory controller.
記録ユニットは、記録部、誤り検出符号付加部、書込み用バッファメモリ、誤り訂正符号付加部及びメモリコントローラを具備する。 - 特許庁 - A processor incorporates a memory management unit and contains an execution permitting instruction for permitting the execution of a program code on a main memory.
プロセッサは、メモリ管理ユニットを内蔵し、且つ、メイン・メモリ上のプログラム・コードの実行を許可する実行許可インストラクションを含んでいる。 - 特許庁 - The control unit of the digital camera automatically deletes the image data, which are transferred to the server, from the memory card and increases an available capacity of the memory card.
デジタルカメラの制御部は、サーバに転送した画像データを自動的にメモリカードから削除して、メモリカードの空き容量を増やす。 - 特許庁 - In the encoded data memory storage control apparatus, an encoding means (e.g. an encoding circuit 18) encodes image data inputted to a memory in scanning order in prescribed block unit.
符号化手段（例えば符号化回路１８）は、メモリに走査順に入力された画像データを所定のブロック単位で符号化する。 - 特許庁 - To provide a print system for appropriately preventing a memory shortage caused by the fragmentation of a memory to be used for character processing in a printer unit.
本発明はプリンタ装置の文字処理に用いるメモリの細分化によるメモリ不足を適切に防止する印刷システムを提供する。 - 特許庁 - MEMORY UNIT WHICH CAN RAISE EFFICIENCY OF DATA STROBE BUS LINE, MEMORY SYSTEM PROVIDED WITH IT, AND CONTROL METHOD OF DATA STROBE SIGNAL
データストローブバスラインの効率を向上させることができるメモリ装置、それを備えるメモリシステム及びデータストローブ信号の制御方法 - 特許庁 - The remote node contains at least one processing unit coupled to a remote system memory, and the home node contains at least a home system memory.
リモート・ノードは、リモート・システム・メモリに結合される少なくとも１つの処理ユニットを含み、ホーム・ノードは少なくともホーム・システム・メモリを含む。 - 特許庁 - Each memory unit MU has a memory capacitor at a part of a semiconductor substrate where an active region 3 and an upper electrode 22 overlap.
メモリユニットＭＵの各々は、半導体基板における活性領域３と上部電極２２とが重なる部分にメモリキャパシタを備える。 - 特許庁 - The memory control means 4 reads the video signal from the frame memory 2 on the basis of the address information of the macro block in the unit of the macro blocks.
メモリ制御手段４は、マクロブロックのアドレス情報に基づいてフレームメモリ２からマクロブロック単位に映像信号を読み出す。 - 特許庁 - Accordingly, a memory 51 for a large capacity memory unit 63 and respective processing units can be utilized effectively for the other programs or data.
そのため、大容量記憶部６３および各処理部のメモリ５１を他のプログラムやデータのために有効に利用することができる。 - 特許庁 - A multiplication and accumulation unit reads the input signal from the data memory and reads the coefficient vector from the coefficient memory to execute convolution.
乗算及び累算ユニットがデータメモリから入力信号を読取り且つ係数メモリから係数ベクトルを読取って畳込みを実施する。 - 特許庁 - The semiconductor memory accumulation device compresses material data by an encoder 10, adds a Reed-solomon correction code, and outputs it to a memory unit 20.
半導体メモリ蓄積装置は、エンコーダ１０で素材データを圧縮し、リード・ソロモン訂正符号を付加してメモリユニット２０へ出力する。 - 特許庁 - To provide a nonvolatile semiconductor memory device having high reliability, which can eliminate data as a bit unit from an excessively written memory cell.
過書き込みメモリセルをビット単位で消去し、信頼性の向上した不揮発性半導体記憶装置を提供することにある。 - 特許庁 - A control unit 2 records the present date and time information which is stored in a control data memory 12 upon the initial starting in a flash memory ROM 13.
制御部２は、初回起動時に、制御データメモリ１２に現在保存されている現在日時情報をフラッシュROM１３に記録する。 - 特許庁 - To provide a memory checking device capable of favorably performing memory check without increasing the operation load of a central processing unit.
中央演算処理装置の演算負荷を増大することなくメモリチェックを好適に行うことができるメモリチェック装置を提供する。 - 特許庁 - When extension of a slave unit 30 is performed, a master unit 10 wirelessly transmits to the slave unit 30 an ID of the master unit 10 memorized at a master unit ID memory 24a, a unit number of the slave unit 30 inputted from a master key matrix 23, and an extension command for directing extension, using a channel for setting.
親機１０は、子機増設を行なう際、親ＩＤ記憶部２４ａに記憶された親機１０のＩＤ、親キーマトリクス２３から入力された子機番号、および増設を指示する増設コマンドを、設定用のチャネルを用いて無線で子機３０に送信する。 - 特許庁 - An SNMP processing circuit 15 comprises: a variable recording unit 21; a buffer memory 22; a message reception processing unit 23; a basic information extraction processing unit 24; a variable extraction processing unit 25; an answer creation processing unit 26; a message creation processing unit 27; and a message transmission processing unit 28.
このＳＮＭＰ処理回路１５は、変数記録部２１と、バッファメモリ２２と、メッセージ受信処理部２３と、基本情報抽出処理部２４と、変数抽出処理部２５と、回答作成処理部２６と、メッセージ作成処理部２７と、メッセージ送信処理部２８とを具備する。 - 特許庁 - Thereafter, the control unit 11 detects the memory card allowing the data transfer through a communication interface, and assesses whether or not the memory ID of the detected memory card and the memory ID stored in the storage means match.
その後、制御部１１は、通信インタフェースを介してデータ転送が可能なメモリカードを検出し、このように検出したメモリカードのメモリＩＤと記憶手段に記憶したメモリＩＤとが一致するか否かを判定する。 - 特許庁 - Then, in the case of receiving the selected news, to which a general purpose memory or an individual dedicated memory provided on the side of a master unit memory reception is to be performed is selected and the news is memory-received as the facsimile information (S50-S90).
そして、選択したニュースを受信するに当たって、親機側に備えられている汎用メモリと個人専用メモリのいずれにメモリ受信するかを選択してニュースをファクシミリ情報としてメモり受信する（S50〜S90）。 - 特許庁 - Each sequencer comprises a memory that stores a parameter for execution of the sequencer, a memory controller, a loop counter, a sequence controller and an interface unit that handles transmission and reception of signals with an external unit of the sequencer.
各シーケンサは、自身の実行用のパラメータを格納するメモリ、メモリコントローラ、ループカウンタ、シーケンスコントローラ、該シーケンサの外部との信号の送受信を行うインタフェース部を備える。 - 特許庁 - When the connector unit 3 is connected to the information processor, information stored in the memory 3b disposed inside the connector unit 3 is read and information is written to the memory 3b.
情報処理装置に接続されると、コネクタ部３の内部に配置されているメモリ３ｂに記憶している情報の読取や、このメモリ３ｂに対する情報の書き込みが行われる。 - 特許庁 - When no coincidence is recognized, the number of a memory unit 2 is reported to the diagnostic processor 3, fault processing is performed and at the same time, that relevant memory unit 21 is not integrated into a system.
一致していない、と認識されると、メモリユニット２の番号が診断プロセッサ３に通知され、障害処理をおこなうと同時にその該当するメモリユニット２１をシステムに組み込まない。 - 特許庁 - The image data per one of the input image memory main scanning unit area that is x(bits) are copied to 4 output image memory main scanning unit areas.
次いで、x(bit)を主走査単位領域として、入力画像メモリ主走査単位領域１か所につき、出力画像メモリ主走査単域領域の４か所へ画像データをコピーする。 - 特許庁 - The interface package 20 receives the operation version by an operation version receiving unit 22 and a backup memory information determining unit 23 determines memory information according to the received operation version.
インターフェースパッケージ２０は、運用バージョン受信部２２によって運用バージョンを受信し、バックアップメモリ情報決定部２３が、受信した運用バージョンに従って、メモリ情報を決定する。 - 特許庁 - The authentication unit 24 determines that user authentication is successful when the identification information of the USB memory 3 acquired from the USB memory 3 attached to the MFP 1 is registered with the registration unit 23.
認証部２４は、ＵＳＢメモリ３が自機に装着され、取得されたＵＳＢメモリ３の識別情報が登録部に登録されている場合に、ユーザの認証が成功したと判断する。 - 特許庁 - In a multi-bank constituted DRAM, allotment for plural unit memory cell arrays constituting each bank is performed, by dividing the arrays into unit memory cell arrays 2 arranged at both sides of an interface circuit 1 sandwiching it between them.
多バンク構成ＤＲＡＭにおいて、各バンクを構成する複数の単位メモリセルアレイの割付けを、インタフェース回路を挟んでその両側に配置される単位メモリセルアレイに分割して行う。 - 特許庁 - The pixel data of the second frame (search frame) is stored in a unit B with multiple memory cells in a memory cell array unit 20b arranged in a complement form in the direction to which the bit line BL is extending.
第２のフレーム（探索フレーム）の画素データを、メモリセルアレイ部２０ｂの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＢに２の補数の形式で記憶する。 - 特許庁 - The pixel data of the first frame (reference frame) is stored in a unit A with multiple memory cells in a memory cell array unit 20a arranged in a straight binary form in a direction to which a bit line BL is extending.
第１のフレーム（参照フレーム）の画素データを、メモリセルアレイ部２０ａの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＡに、ストレートバイナリの形式で記憶する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
