「memory」を含む例文一覧(49996)
＜前へ 1 2 .... 988 989 990 991 992 993 994 995 996 .... 999 1000 次へ＞- A display controller includes: a memory core which holds image data to be displayed; a register set holding structure data which enables display of the image data; and a bus interface which realizes bus communication between the memory core of the display controller and a microprocessor.
ディスプレイコントローラは、表示される画像データを保持するメモリコアと、画像データの表示を可能にする構成データを保有するレジスタセットとを含むと共に、ディスプレイコントローラのメモリコアとマイクロプロセッサとの間でバスによる通信を可能にするバスインタフェースを含む。 - 特許庁 - When detecting the signal PS, the processor 11 starts data saving from a system memory 14 to a non-volatile memory 16, and after this, when detecting the signal PD, the processor 11 continues the data saving and also performs shutdown processing of the device.
プロセッサ１１は、瞬断検知信号ＰＳを検知したとき、システムメモリ１４から不揮発メモリ１６へのデータ退避を開始し、その後、停電検知信号ＰＤを検知した場合は、データ退避を継続すると共に、装置のシャットダウン処理を行なう。 - 特許庁 - To provide a semiconductor nonvolatile memory and a its security method capable of simultaneously realizing the satisfactory security and convenience of data in a memory, and freely selecting convenience including security for the data according to the intention of a user.
メモリ内データのセキュリティ確保と使い勝手の良さを同時に実現できるとともに、データに対するセキュリティを含めた使い勝手を、使用者の意図によって自由に選択できる半導体不揮発性メモリおよびそのセキュリティ方法を提供する。 - 特許庁 - To provide a small scale illegal access detection circuit which can detect specified access shift from a specified memory area to the other specified memory area and has a self-reset function in the illegal access detection circuit of an in-circuit emulator.
インサーキットエミュレータの不正アクセス検出回路において、ある特定メモリ領域から他の特定メモリ領域への特定のアクセス遷移を検出できると共に、セルフリセット機能を有した不正アクセス検出回路を小さい回路規模で提供する。 - 特許庁 - To prevent a normal data from being lost by overwriting an erroneous data in a buffer memory, and enhance reliability of a disk device, in the disk device provided with a serial interface and for inputting and outputting the data through the buffer memory.
シリアルインタフェースを備え、バッファメモリを経由してデータの入出力を行うディスク装置で、バッファメモリにおいて正常データがエラーデータで上書きされることによるデータの消失を防ぐことを可能とし、ディスク装置の信頼性を高めること。 - 特許庁 - A plurality of net competing games such as mahjong, othello, poker, etc., are stored in a memory means 2 of game software and, when a game is selected by a game software distributing server making access from a user terminal, the matching game software is read out from the memory means 2.
ゲーム・ソフト記憶手段２には、麻雀、オセロ、ポーカー等の複数のネット対戦ゲーム・ソフトが記憶されており、ユーザ・ターミナルからゲーム・ソフト配信サーバがアクセスされてゲームが選択されると、記憶手段２から該当ゲーム・ソフトが読み出される。 - 特許庁 - The output rate controller controls the output rate by referencing the difference data between the write address and the read address in the memory and can make stabilized data transfer without overflowing or underflowing even when the memory capacity is small.
また、出力レート制御装置は、メモリへの書き込みアドレスと読み出しアドレスの差分データを参照することにより出力レートを制御し、メモリの容量が小さい場合でも、オーバーフローやアンダーフローを起こすことが無く、安定したデータ転送が行える。 - 特許庁 - To provide a television receiver which updates a preset memory in timing hard to be recognized by a user even while a television with a video is watched and capable of storing broadcasting stations always good in the reception state in the preset memory and provide the preset updating method.
映像を持つテレビの聴視中においても、ユーザに認識され難いタイミングでプリセットメモリの更新を行い、常に受信状態の良い放送局をプリセットメモリに記憶することが可能なテレビ受像機、及びそのプリセット更新方法を提供する。 - 特許庁 - When being started, the main microcomputer 5 inquires of the sub microcomputer 8 about the version of the program stored in a flash memory 10 and compares the version notified from the sub microcomputer 8 accordingly with the version of the program for the sub microcomputer 8 stored in the flash memory 7.
メインマイコン５は、起動したとき、フラッシュメモリ１０に記憶されているプログラムのバージョンをサブマイコン８に問い合わせ、それに応じて通知されてきたバージョンと、フラッシュメモリ７に記憶されているサブマイコン８用のプログラムのバージョンを比較する。 - 特許庁 - The tag can include pre-programmed memory bits (e.g., bits the value of which is programmed by printing), or alternatively, memory bits formed by conventional photolithography, but having connections made using printing technology to form the identifier.
タグは、予めプログラムされたメモリビット（例えば、その値が印刷によってプログラムされたビット）、或いは、旧来のフォトリソグラフィによって形成され、識別子を形成するために印刷技術を用いて作られた接続を有するメモリビットを含むことが可能である。 - 特許庁 - The image processor comprises means 1-5 each performing color space conversion processing, wavelet transformation processing, quantization processing, entropy encoding processing, and encoding processing sequentially, a storage means 8 for providing its memory space, and a means 7 for managing its memory space.
色空間変換処理、ウェーブレット変換処理、量子化処理、エントロピー符号化処理、符号形成処理を順次実行する処理手段１〜５、そのメモリスペースを提供する記憶手段８、そのメモリスペースを管理するメモリ管理手段７を備える。 - 特許庁 - To provide an electronic circuit analysis device relieving the use limit of the memory areas of a target substrate and can flexibly correspond to the target substrate mounting the plural memory areas with simple constitution and to provide the analysis method and a storage medium.
ターゲット基板のメモリ領域の使用制限を緩和し、あるいはメモリ領域を複数実装したターゲット基板に対しても簡単な構成で柔軟に対応可能な電子回路解析装置及びその解析方法並びに記憶媒体を提供する。 - 特許庁 - When a controller 3 of a scanning sonar 50 receives a transmitting command of supersonic wave from a fish finder 100, a memory control circuit 14 begins to read the waveform data from the memory 15 which memorizes the newest waveform in either the first or the second memories 15a and 15b.
スキャニングソナー５０の制御部３が魚群探知機１００から超音波の送信指令を受信すると、メモリ制御回路１４は、第１および第２メモリ１５ａ，１５ｂのうちで最新の波形データを記憶するメモリ１５から波形データを読み出す。 - 特許庁 - The three-forked road connection control means includes a bus memory connection controller to which the address bus and control bus of the processor bus, the memory bus and the system bus are respectively connected, and which transfers addresses and control signals with each other and generates data bus control signals.
三叉路接続コントロール手段は、プロセッサバス、メモリバス、システムバスのそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。 - 特許庁 - To achieve high-speed processing without requiring extra memory capacity in a small gate scale by performing high-speed value reduction decoding regardless of a delay memory, performing value reduction decoding in square units, and performing rotation for each pixel in blocks after the decoding.
ディレイメモリによらず高速な少値復号を実現し、かつ方形単位に少値符号化し、復号後にブロック内の画素毎の回転を行うことにより、小さいゲート規模で、余分なメモリ容量を必要てせずに高速処理を実現すること。 - 特許庁 - To provide a sphygmomanometer cuff easily manufactured with a low electric power by facilitating control by reduced heat of a shape-memory alloy and excluding a cause of failure in a shape-memory alloy actuator incorporated in a cuff.
カフ帯に内蔵されている形状記憶合金アクチュエーターについて、少ない形状記憶合金の熱による制御をより容易にしつつ故障の原因を排除することで、低電力でかつ容易に作れる血圧計用カフを提供すること。 - 特許庁 - The second storage area is not affected by breakage of the nonvolatile memory chips belonging to the first storage area, nor the first storage area by breakage of the nonvolatile memory chips belonging to the second storage area.
上記第１格納領域に属する不揮発性メモリチップの破損によって上記第２格納領域は影響されないし、上記第２格納領域に属する不揮発性メモリチップの破損によって上記第１格納領域は影響されない。 - 特許庁 - The register set value or pixel data is extracted from the processed command which is outputted from the image processing module, and the extracted register set value or pixel data is successively stored in a continuous second address space of the memory by direct memory access.
そして、画像処理モジュールから出力された処理済のコマンドからレジスタ設定値または画素データを抽出し、抽出されたレジスタ設定値または画素データをダイレクトメモリアクセスにより順次に、メモリの連続する第２のアドレス空間へ格納する。 - 特許庁 - To provide a semiconductor memory structure having a constitution of a memory cell array which can process many input/output data simultaneously in parallel and a redundant relieving circuit which can perform efficiently redundant relieving for the above.
同時並列に多数の入出力データを取扱うことができるメモリセルアレイの構成と、これに対して効率的に冗長救済を行なうことのできる冗長救済回路とを併せ持つ半導体記憶装置の構成を提供する。 - 特許庁 - AUTHENTICATED ENCRYPTION METHOD AND APPARATUS, AUTHENTICATED ENCRYPTION PROGRAM, MEMORY MEDIUM HAVING AUTHENTICATED ENCRYPTION PROGRAM STORED THEREON, AUTHENTICATED DECRYPTION METHOD AND APPARATUS, AUTHENTICATED DECRYPTION PROGRAM, AND MEMORY MEDIUM HAVING AUTHENTICATED DECRYPTION PROGRAM STORED THEREON
認証付暗号方法及び装置及び認証付暗号プログラム及び認証付暗号プログラムを格納した記憶媒体及び認証付復号方法及び装置及び認証付復号プログラム及び認証付復号プログラムを格納した記憶媒体 - 特許庁 - To prevent a phenomenon that an overvoltage is applied to a memory terminal before an overvoltage detection terminal because droplets spread from the high voltage terminal to the memory terminal when the droplets (ink etc) adhere to the high voltage terminal.
高電圧端子に液滴（インクなど）が付着したときに、高電圧端子からメモリー用端子の方に液滴が広がってしまうために過電圧検出端子よりも先にメモリー用端子に過電圧が印加されてしまう現象を防止する。 - 特許庁 - To provide a disk array device capable of effectively using a cache at the time of operating data resident on a cache memory by flexibly controlling the residence of data on the cache memory, and a cache control method for the disk array device.
キャッシュメモリ上のデータの常駐化を、フレキシブルに制御することにより、キャッシュメモリ上にデータを常駐化させて運用する際のキャッシュの有効利用を図ることのできるディスクアレイ装置およびディスクアレイ装置のキャッシュ制御方法を提供する。 - 特許庁 - A sense amplifier 120 amplifies a voltage difference of the data line before and after the electric resistance of the selected memory cell changes with a polarity in response to the stored data level to permit execution of data reading by having only to access the selected memory cell.
バイアス磁界の印加によって、選択メモリセルの電気抵抗が記憶データレベルに応じた極性で変化する前後のデータ線電圧差をセンスアンプ１２０で増幅することによって、選択メモリセルへのアクセスのみでデータ読出が実行される。 - 特許庁 - In periods TT1 to TT3 within a period tCKE in which a clock enable signal CKE is active, the supply of a control clock SD_CLK from the memory controller 1 to a synchronous semiconductor memory device 12 can be stopped.
クロックイネーブル信号ＣＫＥがアクティブ状態である期間ｔＣＫＥのうち、期間ＴＴ１、ＴＴ２、ＴＴ３において、メモリ制御装置１から同期型半導体記憶装置１２への制御クロックＳＤ＿ＣＬＫの供給を停止することができる。 - 特許庁 - X system and Y system signal lines corresponding to X system and Y system selecting signals from an input circuit to which X system and Y system selecting signals of the memory cell of the memory mat to the control circuit are arranged in parallel.
上記メモリマットのメモリセルのＸ系及びＹ系選択信号が供給される入力回路から上記制御回路に至るまでの上記Ｘ系及びＹ系選択信号に対応したＸ系及びＹ系信号線を並走して配置させる。 - 特許庁 - When the data on the pixel shown by the selection address are not stored in the cache memory, the data shown by the selection address are read from the external memory provided outside the cache circuit as read data, and are written into the area selected by the selection signal.
選択アドレスが示す画素のデータがキャッシュメモリに格納されていないとき、選択アドレスが示すデータを、当該キャッシュ回路の外部に設けられた外部メモリからリードデータとして読み出して、選択信号が選択する領域に書き込む。 - 特許庁 - A replaceable assembly 1 separable from the machine 100 such as a printer and having a memory is prepared, while the memory 30 (CRUM) stores the software code of an operable instruction related to the operation of the machine inside itself.
プリンタ装置等の機械１００から分離可能であって且つメモリを有する交換可能なサブアセンブリ１を、メモリ３０（ＣＲＵＭ）が、機械の作動に関する実行可能なインストラクションのソフトウェアコードをその中に格納した状態で、準備する。 - 特許庁 - Thereafter, the recorder 30 causes video recording on a memory card 85 to be started in synchronization with the start of video recording on the video tape 80 by the video camera 20, and thereby causes the same video as video recorded on the video tape 80 to be recorded on the memory card 85.
その後、レコーダ３０は、ビデオカメラ２０でビデオテープ８０に対する映像の記録開始に同期させてメモリカード８５に対する映像の記録を開始させて、ビデオテープ８０に記録された映像と等しい映像をメモリカード８５に記録させる。 - 特許庁 - A synchronizing circuit is fabricated by directly inputting the same clock signals to the all memory elements used for capturing external video signals, and an edge trigger flip-flop is employed to the memory element and is connected in series to configure a shift register.
外部からの映像信号の取り込み動作に使う記憶素子全てに同一のクロックを直接入力することで同期回路化した上で、記憶素子にエッジトリガフリップフロップを採用し、これらを直列に接続してシフトレジスタを形成する。 - 特許庁 - The reproduction standard model contains: a pickup reading real time data from the disk-like information recording medium; a buffer memory temporarily holding the real time data read by the pickup; and a decoding module reading the real time data from the buffer memory for processing.
再生標準モデルは、ディスク状情報記録媒体からリアルタイムデータを読み出すピックアップと、ピックアップにより読み出されたリアルタイムデータを一時的に保持するバッファメモリと、バッファメモリからリアルタイムデータを読み出して処理する復号モジュールとを含む。 - 特許庁 - This precharge technique is started with a clock signal for active memory sub-array in the integrated circuit device, having the DRAM apparatus and another mixed DRAM apparatus incorporated therein, and the technique is for making the starting edge of each clock start the precharge of the active memory sub-array.
ＤＲＡＭ装置および他の混載ＤＲＡＭを組込んだ集積回路装置における、アクティブなメモリサブアレイのためのクロック信号に起動されるプリチャージ技術であって、各クロックの立上がりエッジが、アクティブであったメモリサブアレイにプリチャージを開始する技術。 - 特許庁 - To provide a shredder apparatus and a shredder processing method by which data (information) stored in a hologram memory can be safely destroyed and can be made unreadable when a recorded body having the hologram memory on which useful information is recorded is discarded.
有用な情報が記録されたホログラムメモリが付された被記録体を廃棄する場合に、ホログラムメモリに記憶されたデータ（情報）を安全に破壊し、読み出しできないようにすることができるシュレッダ装置及びシュレッダ処理方法を提供することである。 - 特許庁 - The navigation system according to the invention includes: a memory (101) that is non-volatile and writable for storing digital navigation data; and means for checking an access code to access the digital navigation data stored in the memory.
本発明は、デジタルナビゲーションデータを格納するための不揮発性で書き込み可能なメモリ（１０１）と、該メモリ中に格納されたデジタルナビゲーションデータのアクセスを可能にするためにアクセスコードをチェックするための手段とを備えたナビゲーションシステムに向けられる。 - 特許庁 - To provide technology for certainly writing image data into an image memory without performing clock-up and reducing cost, by reducing data size as a data transfer unit of image data reading from the image memory as the need arises.
画像メモリからの画像データ読出しのデータ転送単位としてのデータサイズを必要に応じて縮小することにより、クロックアップせずに画像メモリへの画像データの書込みを確実に行うとともに、コストダウンを図ることできる技術を提供する。 - 特許庁 - Plural marking conditions corresponding to each of works W are stored in a memory 211, and based on the marking conditions stored in the memory 211 a microcomputer 21 executes marking on the surface of a corresponding work W by a laser oscillator 3.
各物品（ワーク）Ｗに対応する複数のマーキング条件をメモリ２１１に記憶しておき、マイクロコンピュータ２１がメモリ２１１に記憶されたマーキング条件に基づいて、対応するワークＷの表面にレーザ発振器３によりマーキングさせる構成とする。 - 特許庁 - To achieve a large capacity by improving a charge storage density in a semiconductor memory element containing a so called MONOS type structure memory cell having a tunnel insulating film, a charge storage film, a blocking film and a gate electrode on a semiconductor substrate.
半導体基板上において、トンネル絶縁膜、電荷蓄積膜、ブロッキング膜及びゲート電極を有する、いわゆるＭＯＮＯＳ型構造のメモリセルを含む半導体記憶素子において、その電荷蓄積密度を向上させ、大容量化を達成する。 - 特許庁 - In response to determining that the EFI system is implemented, a plurality of object descriptors for EFI runtime code and data are allocated and one or more call points from non-tagged memory to tagged memory are provided for use at runtime.
ＥＦＩシステムが実施されているという判断に応答して、ＥＦＩランタイムコードおよびデータに対して複数のオブジェクト記述子を割り当てし、ランタイム時に使用するために、１つ以上の呼び出しポイントを非タグ付きメモリからタグ付きメモリに供給する。 - 特許庁 - By performing dry etching using the photoresist film 31 as a mask, the upper electrode material film 12A and the memory layer material film 13A are etched in this order thus forming an upper electrode 12 and a memory layer 13 in the shape of a line (linearly).
フォトレジスト膜３１をマスクとしたドライエッチングを行うことにより、上部電極材料膜１２Ａおよび記憶層材料膜１３Ａをこの順にエッチングし、上部電極１２および記憶層１３をライン状（線状）に形成する。 - 特許庁 - To provide a non-volatile semiconductor memory device in which each bank can be externally controlled and to provide a semiconductor disk device in which the next write operation can be performed directly to a bank being made a ready state of a non-volatile semiconductor memory.
それぞれのバンクを外部から独立に制御可能な不揮発性半導体記憶装置、および、不揮発性半導体記憶装置のレディー状態になったバンクに直ちに次の書込みを行うことが可能な半導体ディスク装置を提供する。 - 特許庁 - When software loading is performed from the external memory, the cellular phone acquires a current time clocked by RTC, and executes software loading, only when the date of the acquired current time lies within the expiration date attached to the external memory.
この外部メモリからソフトロードを行う場合、携帯電話機は、ＲＴＣで計時されている現在時刻を取得し、この取得した現在時刻の日付が、上記外部メモリに付されている有効期間内である場合のみ、ソフトロードを実行する。 - 特許庁 - To provide a semiconductor memory device capable of maintaining a consuming current amount to be always minimum independently of the operation mode by multiplexing a route to which a clock swinging at a CML level is transmitted, in the semiconductor memory device.
半導体メモリ装置においてＣＭＬレベルでスイングするクロックが伝送される経路を多重化することによって、動作モードに関わらず消費する電流量を常に最小に維持することのできる半導体メモリ装置を提供する。 - 特許庁 - The bus information analysis part 2 decides a read data value as storage contents at the specific time point of an address when bus access is read to the memory, and sets the address written with the data as an indefinite area when write to the memory.
バス情報解析部２は、バスアクセスがメモリへのＲｅａｄならば読み出されたデータ値を当該アドレスの特定時点での記憶内容として確定し、メモリへのＷｒｉｔｅならばデータが書き込まれたアドレスを不定領域とする。 - 特許庁 - The row address latch includes a first stage configured to latch a row address for a memory read or write operation, and a second stage configured to latch a row address for a memory bank auto-refresh.
上記行アドレスラッチ部は、メモリの読み出し動作または書き込み動作を行うための行アドレスをラッチするように構成された第１の段と、メモリバンクを自動リフレッシュするための行アドレスをラッチするように構成された第２の段とを含む。 - 特許庁 - To efficiently manage memory assignment between two tasks where the possibility of competition over the assignment of a memory is not high such as processing to download a program from the outside of an information processor and processing to execute the downloaded program.
例えば情報処理装置の外部からプログラムをダウンロードする処理と、ダウンロードされたプログラムを実行する処理のように、メモリの割当てに関して競合する可能性が高くない２つのタスク間で、効率的にメモリ割当てを管理する。 - 特許庁 - When an execution address is output to the coprocessor 50 from CPU 2, a coprocessor control part 3 intercepts address output from CPU 2 to a cache memory 4, and does not supply address to the cache memory 4.
ＣＰＵ２からコプロセッサ５０に対して、その実行アドレスが出力されている場合は、コプロセッサ制御部３によって、ＣＰＵ２からキャッシュメモリ４へのアドレス出力を遮断させ、キャッシュメモリ４に対してアドレス供給を行わないようにする。 - 特許庁 - The stent A storing a zigzag shape is manufactured by fixing a wire material 1 of a shape memory alloy comprising an Ni-Ti alloy and not storing any shape in a zigzag bent state and applying memory processing to the bent wire material.
Ｎｉ−Ｔｉ合金からなり、如何なる形状をも記憶していない形状記憶合金の線材１をジグザグ状に曲げた状態で固定し、この状態で記憶処理することでジグザグ状の形状を記憶したステントＡを製造する。 - 特許庁 - The non-volatile memory device of the present invention includes first and second impurity diffusion regions formed on a semiconductor substrate and a memory cell formed over a channel region between the first and second impurity diffusion regions of the semiconductor substrate.
本発明の不揮発性メモリ素子は、半導体基板に形成された第１及び第２不純物拡散領域、前記第１及び第２不純物拡散領域の間の半導体基板のチャンネル領域上に形成されたメモリセルを含む。 - 特許庁 - The bytes comprising the memory tiles of polygon information are arranged such that a complete tile of information is transferred in one burst-mode host memory access to minimize normal multi-line access arbitration and other typical access delays.
メモリタイルのポリゴン情報を含むバイトは、完全な１タイル分の情報が、通常のマルチラインアクセスのアービトレーション及び他の典型的なアクセス遅延を最小限に抑えるために、１回のバースト方式ホストメモリアクセスで転送されるように構成される。 - 特許庁 - While applying the refresh voltage, programming of the PMC memory cell in the erased state to the programmed state is prevented, and that, by applying the refresh voltage, stabilizing the programmed state of the PMC memory cell is performed.
リフレッシュ電圧は、リフレッシュ電圧を印加する間、消去状態にあるＰＭＣメモリセルのプログラム状態へのプログラムが防止され、また、リフレッシュ電圧を印加することによって、ＰＭＣメモリセルのプログラム状態が安定になるように選択される。 - 特許庁 - To provide an associative memory capable of reducing power consumption when executing a retrieval operation because a layout area of a constituting circuit is small in the associative memory in which a retrieval operation is made a pipeline, and a network address retrieval device.
本発明は、検索動作をパイプライン化してある連想メモリにおいて、構成する回路のレイアウト面積が小さく、検索動作を実行するときの消費電力を低減することができる連想メモリ、およびネットワークアドレス検索装置を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
