A decoding stage 102 can convert a single Java (R) byte code into many native commands and execute a command level parallel process by dividing a Java (R) hardware accelerator into the decoding stage 102 and a microcode stage 104. Java(登録商標)ハードウェアアクセラレータの解読ステージ102とマイクロコードステージ104とを分けることは、解読ステージが単一Java(登録商標)バイトコードの多数のネイティブ命令への変換を可能にする間に、命令レベル並列処理を実施することを可能にする。 - 特許庁
This programmable controller has instruction registers 12 to 14 and a microcode processing function, an application data storage memory (DM) 2 is made to have a stack region, and for address control over the memory (DM), a multiplexer 21 selects a stack pointer (SP) 20 and an address pointer (DP) 22 for accessing the stack region. インストラクションレジスタ12〜14とマイクロコード処理機能を有し、アプリケーションデータ格納用メモリ(DM)2にスタック領域を持たせ、メモリ(DM)に対するアドレス制御は、そのスタック領域をアクセスするためのスタックポインタ(SP)20とアドレスポインタ(DP)22をマルチプレクサ21で選択する。 - 特許庁
In the case of an instruction word added with an addressing mode and requiring the calculation of the address value, an instruction decoder directly designate a microcode executing only the address calculation, but when it is not such an instruction, the instruction decoder designates the micro-code executing the main processing of the instruction word by a starting address ROM 8. 命令デコーダは、アドレシングモードが付加されアドレス値の計算が必要となる命令語の場合には上記アドレス計算のみを行うマイクロコードを開始アドレスROM4によって直接指定し、そうでない場合には命令語の本処理を実行するマイクロコードを開始アドレスROM8によって指定する。 - 特許庁