「microcomputer cpu」を含む例文一覧(306)
1 2 3 4 5 6 7 次へ＞- CPU AND MICROCOMPUTER SYSTEM
ＣＰＵ及びマイコンシステム - 特許庁 - MICROCOMPUTER AND RESETTING METHOD OF CPU INCLUDED IN MICROCOMPUTER
マイクロコンピュータ及びマイクロコンピュータに内蔵されたＣＰＵのリセット方法 - 特許庁 - RISC TYPE CPU, COMPILER, AND MICROCOMPUTER
ＲＩＳＣ型ＣＰＵ，コンパイラ及びマイクロコンピュータ - 特許庁 - A microcomputer includes a CPU (16) and a PWM timer (25).
ＣＰＵ（１６）とＰＷＭタイマ（２５）とを設ける。 - 特許庁 - CPU, INTEGRATED CIRCUIT DEVICE, MICROCOMPUTER, AND ELECTRONIC EQUIPMENT
ＣＰＵ、集積回路装置、マイクロコンピュータ及び電子機器 - 特許庁 - A microcomputer 1A mainly vicariously executes a function of a CPU mainly of the product version of a microcomputer and is called CPU chip 1A.
マイコン１Ａは、主に製品版マイコンのＣＰＵの機能を代行しており、ＣＰＵチップ１Ａとも称する。 - 特許庁 - CPU, INTEGRATED CIRCUIT DEVICE, MICROCOMPUTER, ELECTRONIC EQUIPMENT AND METHOD FOR CONTROLLING CPU
ＣＰＵ、集積回路装置、マイクロコンピュータ、電子機器、及びＣＰＵの制御方法 - 特許庁 - RISC TYPE CPU, COMPILER, MICROCOMPUTER, AND AUXILIARY ARITHMETIC UNIT
ＲＩＳＣ型ＣＰＵ，コンパイラ，マイクロコンピュータ及び補助演算装置 - 特許庁 - The microcomputer is provided with a CPU (2), a non-volatile memory (13), and a RAM (3).
ＣＰＵ（２）と、不揮発性メモリ（１３）と、ＲＡＭ（３）とを設ける。 - 特許庁 - To surely complete memory check by both CPU in a short time in a microcomputer (2-CPU microcomputer) provided with two CPUs.
ＣＰＵを２つ備えたマイコン（２ＣＰＵマイコン）にて、両ＣＰＵによるメモリチェックを短時間で確実に実施し終えることができるようにする。 - 特許庁 - The microcomputer includes one semiconductor chip provided with a CPU and the flash memory.
マイクロコンピュータはＣＰＵとフラッシュメモリを１個の半導体チップに備える。 - 特許庁 - A microcomputer (1) is provided with a timer (2) and a CPU (3) for controlling the timer.
マイクロコンピュータ（１）は、タイマ（２）と、タイマを制御するＣＰＵ（３）とを備える。 - 特許庁 - A microcomputer 7 incorporates a CPU 71 and an EEPROM 74.
マイクロコンピュータ７は、ＣＰＵ７１およびＥＥＰＲＯＭ７４を内蔵している。 - 特許庁 - A microcomputer includes a CPU (1) and a load measurement circuit (50) for measuring the load state of the CPU.
マイクロコンピュータは、ＣＰＵ（１）と、上記ＣＰＵの負荷状況を計測する負荷計測回路（５０）とを含む。 - 特許庁 - The microcomputer 20 is provided with a CPU 21, ROM 22, RAM 23, and SRAM 24.
マイコン２０は、ＣＰＵ２１、ＲＯＭ２２、ＲＡＭ２３、ＳＲＡＭ２４を備える。 - 特許庁 - To safely and reliably reset a microcomputer and a CPU to a normal start.
マイクロコンピュータとＣＰＵを安全かつ確実にリセットして正常起動させる。 - 特許庁 - In response to this, the CPU 200 lays the nonvolatile microcomputer 1 in a reset state.
これを受けてＣＰＵ２００は不揮発性マイコン１をリセット状態にする。 - 特許庁 - A microcomputer 42 includes an I/O 510, an oscillation circuit 508 and a CPU 500.
マイクロコンピュータ４２は、Ｉ／Ｏ５１０と、発振回路５０８と、ＣＰＵ５００とを含む。 - 特許庁 - A microcomputer 1 is provided with a nonvolatile memory 4, a controller 5 and a main CPU 2.
マイクロコンピュータ１は、不揮発性メモリ４と、コントローラ５と、メインＣＰＵ２とを有する。 - 特許庁 - The microcomputer 3 comprises a plurality of A/C converters 31 and 32, a CPU 33, and microcomputer drivers 35 and 36.
そして、マイクロコンピュータ３には、複数のＡ／Ｄ変換器３１，３２と、ＣＰＵ３３と、マイコン用ドライバ３５，３６とから構成される。 - 特許庁 - In this controller, a microcomputer 10 has a CPU 11, an EEPROM 12 and timer modules 13, 14.
マイコン１０は、ＣＰＵ１１とＥＥＰＲＯＭ１２とタイマモジュール１３，１４とを備える。 - 特許庁 - A microcomputer 2 has a central processing unit(CPU) 3, a ROM 4 and a RAM 5.
マイクロコンピュータ２は、中央処理装置（ＣＰＵ）３とＲＯＭ４とＲＡＭ５を有している。 - 特許庁 - The microcomputer 10 includes a CPU 101, a watchdog timer 111, and a debug module 105.
マイクロコンピュータ（１０）は、ＣＰＵ（１０１）と、ウォッチドッグタイマ（１１１）と、デバッグモジュール（１０５）を含む。 - 特許庁 - Thus, improvement of debug efficiency in system debug of a microcomputer system including the first CPU and the second CPU is attained.
これにより、上記第１ＣＰＵ及び第２ＣＰＵを含むマイクロコンピュータのシステムデバッグにおけるデバッグ効率向上を達成する。 - 特許庁 - When a CPU 20 of a main microcomputer 2 executes a program stored in a memory 21, an output value to be output from the CPU 20 is successively stored in a memory 31 of a sub-microcomputer 3.
メインマイコン２のＣＰＵ２０がメモリ２１に格納してあるプログラムを実行している場合、ＣＰＵ２０から出力される出力値が逐次サブマイコン３のメモリ３１に格納される。 - 特許庁 - A microcomputer includes: a CPU; an instruction packing part; and an access violation detection part.
ＣＰＵと、命令充填部と、アクセス違反検出部とを具備するマイクロコンピュータによって解決できる。 - 特許庁 - To normally perform control by a microcomputer, by normally operating the monitoring function of a CPU.
ＣＰＵの監視機能を正常に動作させ、マイクロコンピュータによる制御を正常に実行させる。 - 特許庁 - To provide an information processing device and a microcomputer capable of reducing a load of a CPU.
ＣＰＵの負荷を軽減することができる情報処理装置およびマイクロコンピュータを提供する。 - 特許庁 - This program preparing device is provided with a first microcomputer 3 and a second microcomputer 4, and a CPU 5 of the first microcomputer 3 performs the edit processing of data with data input due to a keyboard 1 and transfers the prepared program to the second microcomputer 4 for each line.
第１のマイコン３と第２のマイコン４を備え、第１のマイコン３のＣＰＵ５はキーボード１によるデータ入力に伴い同データをエディット処理するとともに、作成しているプログラムを１行毎に第２のマイコン４に転送する。 - 特許庁 - A monitoring circuit 32 of the sub-microcomputer 3 determines whether the CPU 20 is in normal operation or not, based on a reception cycle of a WD pulse to be successively output from the CPU 20, and when determining that the CPU 20 fails, outputs a reset signal to the CPU 20 of the main microcomputer 2.
サブマイコン３の監視回路３２は、ＣＰＵ２０から随時出力されてくるＷＤパルスの受信周期に基づいてＣＰＵ２０が正常であるか異常であるかを判断し、ＣＰＵ２０が異常であると判断した場合、メインマイコン２のＣＰＵ２０にリセット信号を出力する。 - 特許庁 - Moreover, control data are supplied to a microcomputer (a CPU) 5 and the server 4, and decoders 6 and 8 are controlled by the control signals from the microcomputer 5.
また制御データがマイクロコンピュータ（ＣＰＵ）５に供給され、このマイクロコンピュータ５からの制御信号によってサーバー４及びデコーダ６、８等が制御される。 - 特許庁 - The comparator output voltage V9 is converted to a control microcomputer input voltage V1 through a photo coupler PC 1 and is inputted to a control microcomputer CPU 1.
このコンパレータ出力電圧Ｖ９はフォトカプラＰＣ１を介して制御マイコン入力電圧Ｖ１に変換されて制御マイコンＣＰＵ１に入力される。 - 特許庁 - A microcomputer 560 for game control containing the CPU 56 has a microcomputer 370 for put-out control and a serial communication circuit 505 capable of serial communication built in.
ＣＰＵ５６を含む遊技制御用マイクロコンピュータ５６０は、払出制御用マイクロコンピュータ３７０とシリアル通信可能なシリアル通信回路５０５を内蔵する。 - 特許庁 - A microcomputer (1) includes a first CPU (10), first bus (70), first memory (50), second CPU (20), second bus (80), and second memory (60).
マイクロコンピュータ（１）は、第１ＣＰＵ（１０）と、第１バス（７０）と、第１メモリ（５０）と、第２ＣＰＵ（２０）と、第２バス（８０）と、第２メモリ（６０）とを含む。 - 特許庁 - To provide a CPU for which an operation mode, booting address, etc. can be set by means of a simple means without relying upon many input terminals exclusively used for initial setting and a microcomputer system which can change the operation mode of the CPU during the operation of the CPU.
本発明は、ＣＰＵの動作モードやブートアドレスなどを、多数の初期設定用の専用入力端子に頼らずに、簡便な手段で設定できるＣＰＵを提供する。 - 特許庁 - A microcomputer 10 comprises an A/D converter 11, a register 12, a CPU 13, a ROM 14, a RAM 15 and the like.
マイコン１０は、Ａ／Ｄ変換器１１、レジスタ１２、ＣＰＵ１３、ＲＯＭ１４、ＲＡＭ１５等を備える。 - 特許庁 - The slave microcomputer 11 has a flash memory 14 and a CPU 12 for carrying out a program stored in the flash memory.
スレーブマイコン１１は、フラッシュメモリ１４と、そこに格納されたプログラムを実行するＣＰＵ１２を有する。 - 特許庁 - CONTROL APPARATUS OF MULTICORE CPU FOR MOBILE OBJECT, MICROCOMPUTER FOR MOBILE OBJECT AND MOBILE OBJECT OPERATION SUPPORTING APPARATUS
移動体用マルチコアＣＰＵの制御装置、移動体用マイクロコンピュータ及び移動体操縦支援装置 - 特許庁 - The system 100 is mainly comprised of a plurality of CPU boards 101, a microcomputer 106 and a power unit 112.
システム１００は主に複数のＣＰＵボード１０１、マイコン１０６、電源ユニット１１２から構成される。 - 特許庁 - This microcomputer is provided with an erasable and writable nonvolatile memory (4), conversion circuits (15, 16) and a CPU (2).
消去及び書き込み可能な不揮発性メモリ（４）と、変換回路（１５，１６）と、ＣＰＵ（２）とを備える。 - 特許庁 - A CPU 22 in a microcomputer 21 controls current to the heater 64 so as to activate the detection element 61.
マイコン２１内のＣＰＵ２２は、検出素子６１が活性化するようヒータ６４への通電を制御する。 - 特許庁 - To provide a microcomputer system which can recover a CPU from a runaway state in a short time.
ＣＰＵを暴走状態から短時間で復帰させることのできるマイクロコンピュータシステムを提供する。 - 特許庁 - The microcomputer CPU compares a preset threshold with the value of the above time difference signal.
マイクロコンピュータＣＰＵは、予め設定された閾値と前記時間差信号の値との大小比較を行なう。 - 特許庁 - To provide a microcomputer for maintaining the independency of each processing program, and for reducing a CPU processing load.
各処理プログラムの独立性を維持しつつ、ＣＰＵ処理負荷を軽減できるマイクロコンピュータを提供する。 - 特許庁 - The microcomputer includes a CPU core part 13, a plurality of external input terminals 18, and an inspection part 11.
マイクロコンピュータは、ＣＰＵコア部１３と、複数の外部入力端子１８と、検査部１１とを具備する。 - 特許庁 - This microcomputer is provided with a CPU 101 operated by an internal electric power source 1, and a holding RAM 104 operated by an internal electric power source 2.
内部電源1で動作するCPU１０１と、内部電源2で動作する保持用RAM１０４とを具備する。 - 特許庁 - This information terminal has a microcomputer to operate even during the stop of a CPU, a second display device, a second input device, a second memory, which are operated under the control of this microcomputer, and a timer means for starting the stopped CPU through the microcomputer at predetermined time.
ＣＰＵが停止している間にも動作するマイコンと、このマイコンの制御の下に動作する第２表示装置、第２入力装置、および第２メモリと、予め定められた時刻に、マイコンを介して、停止していたＣＰＵを起動するタイマ手段とを有する。 - 特許庁 - To provide a microcomputer, capable of informing the outside of operation information at a low speed, independently of the operation frequency of a CPU as to a microcomputer incorporating an interface device for monitoring the operation of the CPU from the outside.
ＣＰＵの動作を外部で監視するためのインタフェース装置を内蔵したマイクロコンピュータにおいて、ＣＰＵの動作周波数に関わらずに低速で外部に動作情報を通知するマイクロコンピュータを提供すること。 - 特許庁 - To provide a timer circuit and a microcomputer capable of recovering the operation of the microcomputer and the operation of the other circuit connected to the microcomputer even when an interruption routine of a CPU is not carried out normally or when a reset action of the CPU is rewritten to an interruption action.
ＣＰＵの割り込みルーチンが正常に実行されてない場合、又はＣＰＵのリセット動作が割り込み動作に書き換えられてしまった場合でも、マイクロコンピュータ及びマイクロコンピュータに接続されている他の回路の動作を回復させることができるタイマ回路、及びマイクロコンピュータを提供する。 - 特許庁 - In step S190, a microcomputer 11 generates an operation command for transmission to a CPU 51a in a media player 50.
ステップＳ１９０では、マイコン１１が操作コマンドを生成して、メディアプレーヤー５０のＣＰＵ５１ａに送信する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
