METHOD AND DATA PROCESSING SYSTEM FOR MICROPROCESSOR COMMUNICATION USING PROCESSOR INTERCONNECTED IN MULTIPROCESSOR SYSTEM マルチプロセッサ・システムでのプロセッサ相互接続を使用するマイクロプロセッサ通信の方法およびデータ処理システム - 特許庁
To improve performance in a multi task system in particular by providing an interruption function to a microprocessorsystem having no interruption function for eliminating the wasteful idle time of a microprocessor. 割込み機能を持たないマイクロプロセッサシステムに割込み機能を持たせてマイクロプロセッサの無駄な遊び時間を無くし、、特にマルチタスクシステムでの性能の向上を図る。 - 特許庁
The system includes a power source including a microprocessor for executing one or more control algorithms. 1つ以上の制御アルゴリズムを実行するマイクロプロセッサを含む電源を含む。 - 特許庁
To provide a protected microprocessor equipped with a right allocating system for allocating a lasting access right to a zone of a memory array in the microprocessor, in programs executable by the microprocessor. マイクロプロセッサによって実行可能なプログラムに、マイクロプロセッサのメモリアレイの、あるゾーンへの永続的なアクセス権を割り当てるための権利割り当てシステムを備えた保護されたマイクロプロセッサを提供する。 - 特許庁
SYSTEM, DEVICE, AND METHOD OF PROVIDING COUNTER FOR SCALING OPERATING FREQUENCY OF MICROPROCESSOR マイクロプロセッサの動作周波数をスケーリングするカウンタを提供するシステム、装置、および方法 - 特許庁
Thus, the computer system can be easily reset in the case of a runaway of microprocessor. これによって、マイクロプロセッサの暴走時にコンピュータシステムを簡単にリセットすることができる。 - 特許庁
A method and apparatus for initiating secure operations in a microprocessorsystem is described. マイクロプロセッサシステムにおいてセキュアオペレーションを起動する方法と装置が記載されている。 - 特許庁
METHOD AND DATA PROCESSING SYSTEM FOR MICROPROCESSOR COMMUNICATION IN CLUSTER BASED MULTIPROCESSOR RADIO NETWORK クラスタベースのマルチプロセッサ無線ネットワークでのマイクロプロセッサ通信の方法およびデータ処理システム - 特許庁
SYSTEM AND METHOD FOR DOUBLY DIAGNOSING NORMALITY OF ARITHMETIC PROCESSING OF MICROPROCESSOR マイクロプロセッサの演算処理の正常性を二重に診断する方式及びその方法 - 特許庁
METHOD, APPARATUS, AND SYSTEM FOR OPTIMIZING FREQUENCY AND PERFORMANCE IN MULTI-DIE MICROPROCESSOR マルチダイマイクロプロセッサにおける周波数及び性能を最適化する方法、装置、及びシステム - 特許庁
A method and apparatus for initiating secure operations in a microprocessorsystem is described. マイクロプロセッサシステムにおいてセキュアオペレーションを起動する方法と装置が記載されている。 - 特許庁
MICROPROCESSOR BOOT-UP CONTROLLER, CONTROLLER FOR NONVOLATILE MEMORY AND INFORMATION PROCESSING SYSTEM マイクロプロセッサブートアップ制御装置、不揮発性メモリの制御装置及び情報処理システム - 特許庁
SUPER SCALAR MICROPROCESSOR, ITS PROCESSOR SYSTEM, DATA PROCESSING METHOD IN THE SAME AND COMPUTER SYSTEM PROVIDED WITH PROCESSOR スーパースカラーマイクロプロセッサ、該プロセッサシステム、該プロセッサシステムにおけるデータ処理方法、及び該プロセッサを備えたコンピュータシステム - 特許庁
To prevent the malfunction of the microprocessor and the application of a reserve bias voltage to the memory circuit in a digital system constituted of two-wire serial communication system EEPROM memory circuit and microprocessor . 2線シリアル通信方式のEEPROMメモリ回路とマイクロプロセッサとからなるデジタルシステムにおいて、マイクロプロセッサの誤動作およびメモリ回路への逆バイアス電圧印加を防止する。 - 特許庁
To easily reset a computer system in the manner of hardware by operating a keyboard in the case of a runaway of microprocessor. マイクロプロセッサ暴走時にキーボード操作により簡単にコンピュータシステムをハードウェア的にリセットする。 - 特許庁
To provide a digital microprocessor using system 10 for an application related to safety of a nuclear reactor. 原子炉安全性関連アプリケーションのためのデジタルマイクロプロセッサ利用システム(10)が提供される。 - 特許庁
To provide a debugging system which makes debugging of a microprocessor consistent with maintenance of security of internal information. マイクロプロセッサのデバッグと内部情報のセキュリティの維持とを両立するデバッグシステムを提供する。 - 特許庁
To provide a single-microprocessor system with which a component does not cause direct increase of the impedance load of a bus. コンポーネントがバスのインピーダンス負荷を直接増加させないシングルマイクロプロセッサシステムを提供する。 - 特許庁
DEVELOPMENT SYSTEM OF MICROPROCESSOR FOR APPLICATION PROGRAM INCLUDING INTEGER DIVISION OR INTEGER REMAINDER CALCULATION 整数除算または整数剰余算を含むアプリケーションプログラム向けのマイクロプロセッサの開発システム - 特許庁
To provide a low latency and scalable interrupt collection in a microprocessor based system. マイクロプロセッサベースのシステムで待ち時間の少ない拡張性を持つ割込みコレクションを提供する。 - 特許庁
RAM PROVIDED WITH LATENCY SYNCHRONIZED WITH MICROPROCESSOR AND SYSTEM PROVIDED WITH DATA PROCESSOR, SYNCHRONOUS DRAM, PERIPHERAL DEVICES AND SYSTEM CLOCK マイクロプロセッサと同期するレイテンシを備えたRAM、及びデ—タプロセッサ、シンクロナスDRAM、周辺装置とシステムクロックを含むシステム - 特許庁
DIGITAL PROCESSING SYSTEM EQUIPPED WITH MICROPROCESSOR IN WHICH EXECUTION PACKET SPAN TWO OR MORE EXTRACTION PACKET AND METHOD FOR OPERATING THE SAME SYSTEM 実行パケットが2以上の取出しパケットをスパンするマイクロプロセッサを備えるディジタル処理システム及び同システムの操作方法 - 特許庁
A high definition television receiver 10 is provided with a single main systemmicroprocessor 11 and an impedance separating/expanding circuit 12. HDTV10は、単一の主システムマイクロプロセッサ11と、インピーダンス分離拡張回路12とを備える。 - 特許庁
The system includes a power source including a microprocessor for executing at least one control algorithm. システムは、少なくとも1つの制御アルゴリズムを実行するためのマイクロプロセッサを含んだ電力源を備える。 - 特許庁
The system for monitoring ablation size includes a power source including a microprocessor 335 for performing at least one control algorithm. 少なくとも1つの制御アルゴリズムを実行するためのマイクロプロセッサ335を含む電力源を含む。 - 特許庁
METHOD AND SYSTEM FOR EXTENDING A PLURALITY OF COMMAND STREAMS/A PLURALITY OF DATA STREAMS ON MICROPROCESSOR マイクロプロセッサ上での複数命令ストリーム/複数データストリームの拡張を可能にする方法およびシステム - 特許庁
To generate an instruction takeout address within timing restriction of a gigahertz processor system by executing a microprocessor instruction. マイクロプロセッサ命令を実行し命令取出アドレスをギガヘルツ・プロセッサシステムのタイミング制約内で生成する。 - 特許庁
To provide the architecture of a microprocessorsystem capable of raising the system performance sharply with the minimum design change in the existing memory system, etc. 既存のメモリ・システム等において最小限の設計変更でシステム・パフォーマンスを大幅に向上させることができるマイクロプロセッサ・システム・アーキテクチャを提供する。 - 特許庁
To provide a system and a method for allowing execution of a system management mode (SMM) code during secure operations in a microprocessorsystem. マイクロプロセッサシステムにおけるセキュアな動作の間に、システム管理モード(SMM)コードの実行を可能にするためのシステム及び方法について開示している。 - 特許庁
To disclose a system and a method for allowing execution of a system management mode (SMM) code during secure operations in a microprocessorsystem. マイクロプロセッサシステムにおけるセキュアな動作の間に、システム管理モード(SMM)コードの実行を可能にするためのシステム及び方法について開示している。 - 特許庁
To lighten the load on a microprocessor of a system, equipped with a color liquid crystal panel, a liquid crystal display driving controller, and the microprocessor for driving the panel, and to reduce the power consumption. カラー液晶パネルとそれを駆動する液晶表示駆動制御装置とマイクロプロセッサを備えたシステムにおけるマイクロプロセッサの負担を軽減するとともに消費電力を低減する。 - 特許庁
To provide a video interface device in which a general-purpose microprocessor unit can be used and which efficiently transmits GUI (graphical user interface) data and decoding data, in a system constituted of the microprocessor unit (MPU) and a video CODEC. MPUとビデオコーデックとで構成されるシステムにおいて、汎用MPUの使用が可能で、GUIデータとデコーディングデータを効率的に伝送するビデオインタフェース装置を提供する。 - 特許庁
To provide a random access memory operated in synchronism with system clock signals for eliminating the standby time of a microprocessor, since the microprocessor is operated faster than the random access memory. マイクロプロセッサがランダムアクセスメモリよりも速く動作するようになったので、マイクロプロセッサの待ち時間をなくするために、システムクロック信号と同期して動作するランダムアクセスメモリを提供する。 - 特許庁
The single main systemmicroprocessor 11 and the impedance separating/ expanding circuit 12 are connected via a bus 13. 単一の主システムマイクロプロセッサ11とインピーダンス分離拡張回路12は、バス13を介して接続されている。 - 特許庁
A system 10 includes a power source including a microprocessor for performing at least one control algorithm. システム10は、少なくとも1つの制御アルゴリズムを実行するためのマイクロプロセッサを含む電力源を含む。 - 特許庁
A crystal-less keyless entry system includes a microprocessor or a micro controller, a timing circuit and a radio frequency circuit. クリスタルレスキーレスエントリシステムは、マイクロプロセッサ又はマイクロコントローラ、タイミング回路、及び無線周波数回路からなる。 - 特許庁
To provide an emulation system and method for legacy microprocessor instructions making it possible to improve real-time performance. 実時間性能を改善することが可能なレガシーマイクロプロセッサ命令のエミュレーションシステム及び方法を提供する。 - 特許庁
PROGRAMMABLE POWER SOURCE AND IMPROVED MICROPROCESSOR POWER SOURCE SYSTEM EQUIPPED WITH PROGRAMMABLE VOLTAGE DROP DETECTOR プログラム可能電源およびプログラム可能電圧低下検出器を備えた改良されたマイクロプロセッサ電源システム - 特許庁
To prevent loads from concentrating on one microprocessor in a storage system provided with the plurality of microprocessors. 複数のマイクロプロセッサを備えたストレージシステムにおいて一つのマイクロプロセッサに負荷が集中してしまうことを防ぐ。 - 特許庁
The controller has a system interface connected to a system end, a microprocessor for a processing system command, and a memory interface capable of exchanging data with the solid-state storage medium. 該コントローラ内にはシステムエンドに接続するシステムインターフェース、処理システム指令のマイクロプロセッサ、該ソリッドステートストレージメディアとデータ交換が可能なメモリインターフェースを具える。 - 特許庁
As a result, the microprocessor 16 is able to increase the fault-tolerance of a computer system without unnecessarily slowing the computer system down. その結果、マイクロプロセッサ16は、コンピュータシステムを不必要に低速化することなくコンピュータシステムのフォールトトレランスを向上させることができる。 - 特許庁
The center microprocessor programs the corresponding positions of a linkage list direct memory access controller LLDMAC and system memory buffers in a microprocessorsystem, which are allocated to the respective data pumps for a processing (service), by using information from the respective state registers. 各状態レジスタからの情報を用いて、中央マイクロプロセッサは、連結リスト直接メモリアクセスコントローラLLDMACおよび処理(サービス)のために各データポンプに割当てられたマイクロプロセッサシステム内のシステムメモリバッファの対応する位置を、プログラムする。 - 特許庁
To provide a system for monitoring ablation size which includes a power source including a microprocessor for performing an ablation control algorithm. 焼御アルゴリズムを実行するためのマイクロプロセッサを含む電力源を含む、灼規模を監視するためのシステムを提供する。 - 特許庁
To provide a cache controller, a microprocessorsystem and a storage device, easily updating a cache. 本発明は、キャッシュの更新を容易に行うキャッシュコントローラ、マイクロプロセッサシステム、記憶装置を提供することを目的とする。 - 特許庁
The microprocessor communicates with one or more graphical user interfaces and with a control system that controls actuators of the patient support. マイクロプロセッサは、1つ以上のグラフィカルユーザーインターフェース、および患者支持のアクチュエータを制御する制御システムと通信する。 - 特許庁
The system also includes a microprocessor 16 for activating the sensor on a first periodic basis to measure the device parameter. また、装置のパラメータを測定するために第一の周期的基準で感知器を作動させるためマイクロプロセッサ16も含む。 - 特許庁
To provide a microprocessor, a microprogram debug system and a microprogram built-in device which can perform debug in the original form of a device as it is. 機器組み込み用マイクロプロセッサのマイクロプログラムのデバッグにおいて、プローブ接続を必要としないデバッグを目的とする。 - 特許庁
The software programming further executes thereafter to set the microprocessor using system to an inoperative (INOP) mode 316. その後、ソフトウェアプログラミングは、マイクロプロセッサ利用システムを非作動(INOP)モード(316)に設定することを更に実行する。 - 特許庁
This synchronous random access memory 30 responds directly to the system clock signals 67 and is operated in synchronism with a related microprocessor. 同期ランダムアクセスメモリ(30)がシステムクロック信号(67)に直接応答して、関連するマイクロプロセッサに同期して動作する。 - 特許庁