「microprocessor unit」を含む例文一覧(153)
＜前へ 1 2 3 4 次へ＞- This device has a microprocessor, and the microprocessor receives the output of the navigation system, determines the turn action of the vehicle in response to the output, and excites and moves the motor unit in response to the turn action.
装置においては、マイクロプロセッサーを有しており、該マイクロプロセッサーがナビゲーション・システムの出力を受信し、該出力に応じて車両のターン動作を判定し、モニターユニットを励動してターン動作に応じて動かす。 - 特許庁 - The bus interface unit of the microprocessor has an address conversion means converting a virtual address into a physical address and a memory read means reading contents corresponding to the physical address designated from a memory outside the microprocessor.
マイクロプロセッサのバスインターフェイスユニットは、仮想アドレスを物理アドレスに変換するアドレス変換手段と、マイクロプロセッサ外部のメモリから指定された物理アドレスに対応する内容を読み出すメモリ読み出し手段とを含む。 - 特許庁 - The switching power supply controller 1200 includes a central process unit module 1205 having a monitoring timer configured to count down a timer unless a reset signal is received from the host microprocessor, and a microprocessor, wherein microprocessor causes an interrupt when the monitoring timer completes and provides a reset command to the host microprocessor in response to the interrup received from the monitoring timer.
スイッチング電源コントローラ１２００は、ホストマイクロプロセッサからリセット信号を受信しない限りタイマをカウントダウンするように構成されている監視タイマとマイクロプロセッサとを有する中央演算処理モジュール１２０５を備え、マイクロプロセッサは、監視タイマが終了したときにへ割り込みを行い、監視タイマから受信した割り込みに応じてホストマイクロプロセッサにリセットコマンドを提供する。 - 特許庁 - A microprocessor and a related compiler support a local cache block flash command, where the execution unit of a processor determines an effective address.
マイクロプロセッサおよび関連するコンパイラは、プロセッサの実行ユニットが有効アドレスを決定するローカル・キャッシュ・ブロック・フラッシュ命令をサポートする。 - 特許庁 - Digital content encrypted using a secret generated by a microprocessor (235) and a secret generated by a cryptographic unit (260) are decoded.
マイクロプロセッサ（２３５）が生成する秘密および暗号ユニット（２６０）で生成する秘密を使用して暗号化されたデジタルコンテンツをデコードする。 - 特許庁 - A sound signal is input to the microprocessor unit 21 by the key circuit 22 and a microphone 231 of the input circuit 23 to advance speech recognizing work.
キイ電気回路と入力電気回路のマイクロフォンで、音声信号をマイクロプロセッサユニットへ入力して音声識別作業を進める。 - 特許庁 - An MPU (microprocessor unit) 8, etc., detects noise on the basis of the voice signal outputted from the bone conduction microphone 1 and subjected to amplification processing.
骨伝導マイク１より出力され、増幅処理された音声信号に基づいて、ＭＰＵ８等によってノイズを検出する。 - 特許庁 - For compiling a program to be executed on a target microprocessor, a cycle is identified during which a functional unit of the microprocessor would be idle unless a diagnostic operation is executed, and the diagnostic operation is opportunistically scheduled for execution on the functional unit during that cycle.
対象となるマイクロプロセッサ上で実行されるプログラムのコンパイルにおいて、マイクロプロセッサの機能ユニットが診断オペレーションを実行しないときにアイドルとなるサイクルを特定し、診断オペレーションがそのサイクル中に機能ユニット上で実行されるように好機をねらってスケジューリングする。 - 特許庁 - To provide an operation testing device for a microprocessor accurately judging whether or not the prescribed processing of a test object can be operated within unit time during the operation of a real time processor for the real time processor performing the prescribed processing by a microprogram within the unit time by using the microprocessor.
マイクロプロセッサを用いて単位時間内にマイクロプログラムによる所定処理を行なう実時間処理装置に対し、実時間処理装置の稼動中に試験対象の所定処理が単位時間内で動作可能かどうか正確に判断するマイクロプロセッサの動作試験装置を提供すること。 - 特許庁 - When a second mode is set, the data of the prescribed bit number unit are supplied to a plurality of unit latch circuits from the microprocessor or the like and, thereafter, the data are written into the display RAM on the block.
第２モードが設定されるとマイクロプロセッサなどから所定ビット数単位のデータが複数単位ラッチ回路に供給されるのを待ってそのデータを一括で表示ＲＡＭに書き込む。 - 特許庁 - The secret generated by the cryptographic unit is created using data stored in a protected memory 265 and the microprocessor does not have the ability to access the protected memory.
暗号ユニットで生成される秘密は、保護メモリ２６５に記憶されたデータを使用して作成され、マイクロプロセッサは保護メモリにはアクセスできない。 - 特許庁 - 5 is a frequency divided circuit, 6 is a time counter, 8 is an input and output control part, 9 is a nonvolatile memory circuit, and 10 is an MPU (microprocessor unit).
５は分周回路、６はタイムカウンタ、８は入出力制御部、９は不揮発性メモリ回路、１０はＭＰＵ（マイクロプロセッサユニット）である。 - 特許庁 - A voltage-current alerting unit receives the voltage values and current values and informs the microprocessor when the values exceed predetermined thresholds and processes it.
電圧電流警告手段は検出した電圧電流値を受信し、予め定めた閾値を超える場合、マイクロプロセッサに通知して処理する。 - 特許庁 - In a first mode, every time data of a prescribed bit number unit are supplied to the latch circuit from the microprocessor or the like, the data is written into the display RAM.
第1モードではマイクロプロセッサなどから所定ビット数単位のデータがラッチ回路に供給され度にそのデータを表示ＲＡＭに書き込む。 - 特許庁 - This electronic equipment is provided with a CPU 51, a temperature sensor 76 for detecting the temperature of an image-processing unit 75 and a microprocessor unit 74 for controlling power supply from a power supply unit 12 to the CPU 51 and the unit according to the temperature detected by the sensor 76.
ＣＰＵ５１、画像処理ユニット７５の温度を検出する温度センサ７６と、この温度センサ７６で検出された温度に応じて、電源ユニット１２からＣＰＵ５１、画像処理ユニット７５への電力の供給を制御するマイクロプロセッサユニット７４とを備える。 - 特許庁 - In this superscalor microprocessor unit, some numbers of control signals are generated in a dispatch unit to be dispatched to the fixed point unit (FXU) together with the command, so as to dispatch and execute the multicycle complicated command.
スーパースカラ・マイクロプロセッサ装置は、マルチサイクルの複雑な命令をディスパッチし実行することを可能にするため、いくつかの制御信号がディスパッチ・ユニット中で生成され、命令と共に固定小数点ユニット（ＦＸＵ）にディスパッチされる。 - 特許庁 - The digital photograph frame includes a frame body, a leg section, a microprocessor, output and input interfaces, an external connection memory device, a multiplexer, a first buffer unit, a second buffer unit, a third buffer unit, a first display panel, a second display panel, and a control panel.
フレーム本体、脚部、マイクロプロセッサ、出力及び入力インターフェース、外部接続記憶デバイス、マルチプレクサ、第１のバッファユニット、第２のバッファユニット、第３のバッファユニット、第１のディスプレイパネル、第２のディスプレイパネル、及び制御パネルを含む。 - 特許庁 - To provide the control unit of a microprocessor program capable of performing rewriting of a basic program of a MPU with a few man-hours when adding optional circuit boards.
オプション基板を追加する場合に、ＭＰＵの基本プログラムの書換えを少ない工数で行うことのできるマイクロプロセッサプログラム制御ユニットを提供する。 - 特許庁 - This microprocessor 10 is constituted so as to control the restoration of the source register and transmission to an execution unit 16 by a cache restoration control circuit 20.
本発明のマイクロプロセッサ１０は、キャッシュ復元制御回路２０によって、ソース・レジスタの復元や実行ユニット１６への送信を制御するように構成する。 - 特許庁 - When the resistance value of the load is determined, the microprocessor adjusts a resistance value of the variable load unit to be equal to the resistance value of the load for the battery.
負荷の抵抗値が決定されると、マイクロプロセッサーは、可変負荷ユニットの抵抗値を前記バッテリーのための前記負荷の抵抗値に等しく調整する。 - 特許庁 - A fundamental period and a PWM signal are generated by a microprocessor unit (MPU) and a full bridge type inverter is operated to drive an electromagnetic coil of the oscillation type compressor.
マイクロプロセッサユニット（ＭＰＵ）で基本周期とＰＷＭ信号を生成し、フルブリッジタイプのインバータを作動させて振動型圧縮機の電磁コイルを駆動する。 - 特許庁 - To provide the remote controller where an LED drive circuit outputting an infrared ray signal is provided with a microprocessor unit integrated on a single integrated circuit.
赤外線信号を出力するＬＥＤ駆動回路が単一の集積回路上の集積されたマイクロプロセッサユニットを備えたリモートコントローラを提供する。 - 特許庁 - To enable an instruction cache to distribute an instruction with the same high throughput as that of processing in an instruction fetch unit in order to optimize the performance of a microprocessor.
マイクロプロセッサの性能を最適化するために、命令キャッシュが、命令フェッチユニットにおける処理と同じ高いスループットで、命令を配信できるようにする。 - 特許庁 - When the display of a scenery mode is desired, the microprocessor sends the photograph to the second buffer unit, and displays the photograph on the second display panel.
風景モード写真の表示が望まれる場合、マイクロプロセッサはその写真を第２のバッファユニットに送り、その写真を第２のディスプレイパネルに表示する。 - 特許庁 - A microprocessor unit 12 outputs a lapse signal each time a previously set time elapses according to a clock signal from a clock circuit 14.
マイクロプロセッサユニット１２がクロック回路１４からのクロック信号に基づいて、予め設定された時間が経過するごとに経過信号を出力する。 - 特許庁 - When the display of the portrait mode photograph is desired, the microprocessor sends the photograph to the first buffer unit, and displays the photograph on the first display panel.
ポートレートモード写真の表示が望まれる場合、マイクロプロセッサは、その写真を第１のバッファユニットに送り、その写真を第１のディスプレイパネルに表示する。 - 特許庁 - To shorten the wait time of a microprocessor and to improve throughput concerning an information processor which can perform parallel processing by employing a microprocessor typically exemplified by a CPU and a dedicated processor typically exemplified by a floating-point processing unit (FPU).
ＣＰＵを代表例とするマイクロプロセッサとＦＰＵ（浮動小数点演算処理装置）を代表例とする専用プロセッサとの並行処理を可能とした情報処理装置において、マイクロプロセッサの待ち時間を短縮し処理能力を向上する。 - 特許庁 - A first figure signal generation means is controlled so that OSD control is performed to a television control unit (a first microprocessor) by a DVD player control unit (a second microprocessor) via a data communication means, an output instruction of an icon showing each control is transmitted to the first microprocessor, and characters of the icon and figure signals showing each control are outputted by the first OSD control means.
ＤＶＤプレーヤ制御部（第二のマイクロプロセッサ）から、データ通信手段を介してテレビ制御部（第一のマイクロプロセッサ）へＯＳＤ制御するように通信し、前記第一のマイクロプロセッサに各制御を表すアイコンの出力命令を送信し、前記第一のＯＳＤ制御手段によって前記各制御を表すアイコンの文字および図形信号を出力するように、第一の図形信号発生手段を制御する。 - 特許庁 - A simulator 11 provided with at least one microprocessor 14 sends an input simulation signal E to a unit 1 being tested at present and receives an output signal S from the unit 1 as reaction.
少なくとも１つのマイクロプロセッサ１４を備えたシミュレータ１１は、入力シミュレーション信号Ｅを試験中のユニット１に送り、反応としての出力信号Ｓをそのユニットから受信する。 - 特許庁 - The present invention discloses a high-accuracy battery tester, and the tester comprises: a casing provided with an inputting device and two detecting wires; a microprocessor; a variable load unit; and a battery power state detecting unit.
本発明は、高精度なバッテリーテスターを開示し、該テスターは、入力装置及び２本の検出用電線が設けられたケーシングと、マイクロプロセッサーと、可変負荷ユニットと、バッテリーパワー状態検出ユニットとを備える。 - 特許庁 - In a power unit 100 which supplies a power supply voltage Vdd to a microprocessor 10, a system controller 20 sets a power supply voltage Vdd which is to be supplied to the microprocessor 10 on the basis of a voltage instruction signal Dcnf to be output from the microprocessor 10, and outputs a voltage setting signal Dset corresponding to the set power supply voltage.
マイクロプロセッサ１０に対して電源電圧Ｖｄｄを供給する電源装置１００において、システムコントローラ２０は、マイクロプロセッサ１０から出力される電圧指示信号Ｄｃｎｆにもとづき、マイクロプロセッサ１０に供給すべき電源電圧Ｖｄｄを設定し、設定した電源電圧に対応した電圧設定信号Ｄｓｅｔを出力する。 - 特許庁 - The bar graph monitor display device comprises the microprocessor 11, comparators 13 (signal comparator) corresponding to the number of digits of the bar graph display unit, a reference voltage storage circuit 12 for storing and generating reference voltages for the respective comparators and setting a reference voltage of the microprocessor etc., and the bar graph display unit 13.
本発明のバーグラフモニタ表示装置は、マイクロプロセッサ１１と、バーグラフ表示器の桁数に応じたコンパレータ１３（信号比較器）と、各コンパレータ用の基準電圧を記憶・発生及びマイクロプロセッサ等の基準電圧を設定するための基準電圧記憶回路１２と、バーグラフ表示器１４から構成する。 - 特許庁 - A microprocessor calculates a distance from the face recognition imaging apparatus for each object part from a plurality of unit images to prepare a distance image (S1), and detects red circular parts (red eye candidate parts) in the unit image (S2).
マイクロプロセッサは、複数の個眼像から各被写部分ごとの顔認識撮像装置からの距離を算出して距離画像を作成し（Ｓ１）、個眼像中の赤色円形部分（赤目候補部分）を検出する（Ｓ２）。 - 特許庁 - According to a signal previously selected from the lapse signal and body detection signal, the microprocessor unit 12 makes the sound source 4 to output the selected audible sound signal.
経過信号または物体検知信号のうち予め選択されたものに基づいて、選択可聴音信号を音源４に、マイクロプロセッサユニット１２が出力させる。 - 特許庁 - To reduce the traffic of the bus of an MPU(microprocessor unit), and to quickly plot a large capacity of images such as moving images by relatively easily adding functions.
比較的容易な機能追加で、ＭＰＵ（マイクロ・プロセッサ・ユニット）のバスのトラフィックを軽減すること、及び、動画像等の大容量の画像を高速に描画すること。 - 特許庁 - This voice control insertion port is composed of mainly a microprocessor unit 21, a display electric circuit 24, a control electric circuit 25, a key electric circuit 22, an input electric circuit 23, an output electric circuit 26, and a memory 27.
本発明を主にマイクロプロセッサユニット、表示電気回路、コントロール電気回路、キイ電気回路、入力電気回路、出力電気回路及びメモリーで構成する。 - 特許庁 - To provide a memory access control circuit with a simple structure and high in versatility, capable of improving the system performance and minimizing access between a microprocessor unit(MPU) and a memory.
システム性能を向上させ、ＭＰＵ−メモリ間アクセスを最小化させることが可能な構造が簡単で汎用性の高いメモリアクセス制御回路を提供すること - 特許庁 - When a failure is generated in one of HDDs #0 to #3 configuring a logical unit LU #1, for example, HDD #0, a microprocessor 21 of an array controller 20 makes a spare HDD #4 substitute for the HDD #0.
アレイコントローラ２０のマイクロプロセッサ２１は、論理ユニットＬＵ＃１を構成するＨＤＤ＃０〜＃３のうちの１台、例えばＨＤＤ＃０に障害が発生した場合、このＨＤＤ＃０をスペアのＨＤＤ＃４に代替させる。 - 特許庁 - The main frame comprises a locking assembly to fix the portable multimedia unit to the main frame, and a microprocessor to communicate with the locking assembly and the support sensor.
前記メインフレームは、携帯用マルチメディアユニットをメインフレームに固定するロッキング組立体と、前記ロッキング組立体とサポート・センサーと通信するマイクロプロセッサとを有する。 - 特許庁 - The image signal processing apparatus 200 includes a tuner 210, an image processor 215, a sequential scanning signal processing unit 219, a microprocessor 230, and a computer signal converter 239.
映像信号処理装置２００は、チューナ２１０と映像プロセッサ２１５と順次走査信号処理ユニット２１９とマイクロプロセッサ２３０とコンピュータ信号変換器２３９を含む。 - 特許庁 - To provide a display device capable of reducing the number of commands from an MPU(microprocessor unit) and also capable of unnecessitating the replacement of an IC chip or the MPU in the case of changing an operation mode.
ＭＰＵからのコマンド数を低減し、動作モードを変更する場合に、ＩＣチップまたはＭＰＵの交換を不要とする表示装置を提供すること。 - 特許庁 - In a microprocessor unit 22, when processing to be required to another processor unit connected via a network occurs during task processing in a task processing part 32 of an application SPU 230a, a communication control part 116 of a PU 24 specifies networks to which the processor unit as a request destination is connected.
マイクロプロセッサユニット２２において、アプリケーションＳＰＵ２３０ａのタスク処理部３２でのタスク処理中、ネットワークで接続された他のプロセッサユニットへ要求すべき処理が生じたとき、ＰＵ２４の通信制御部１１６は、要求先のプロセッサユニットが接続しているネットワークを特定する。 - 特許庁 - A user operates a category name applying means (button 160) included in an operating means 16 for allowing a microprocessor unit 18 to drive a program module in a control program storage means 19.
ユーザは、操作手段１６に含まれるカテゴリ名付与手段（ボタン１６０）を操作して、マイクロプロセッサユニット１８に、制御プログラム記憶手段１９内のプログラムモジュールを駆動させる。 - 特許庁 - The control unit 13 can be controlled by the microprocessor through the control line independent of the data bus 5, so the safe and secure control operation of the solenoid valve can be guaranteed.
データバスとは独立した制御線を介してマイクロプロセッサによる制御ユニットの管理が可能となるため，電磁弁の安全かつ確実な制御動作を保障することが可能である。 - 特許庁 - The memory location of each type of record is managed by the microprocessor unit 14 as a function of the modification or deletion of certain records and as a function of the storage of new records.
記録の各タイプのメモリ位置は、ある記録の修正または削除の関数として、および新しい記録の保管の関数として、マイクロプロセッサ・ユニット（１４）によって管理される。 - 特許庁 - When the ball output ratio is not larger than the prescribed value, a main MPU 21 (microprocessor unit) performs a random number lottery using a switching random number counter 66.
出玉率が所定値以下であるか否かの判別が行われ（ステップ４０２）、出玉率が所定値以下である場合、メインＭＰＵ２１が切換用乱数カウンタ６６を用いて乱数抽選を行う。 - 特許庁 - The period from the output timing of the reset signal to the start timing of the operation of an MPU (microprocessor unit) 311 is varied according to the output timing of the reset signal by a random delay circuit 313.
リセット信号の出力タイミングからＭＰＵ３１１の動作の開始タイミングまでの期間は、不規則遅延回路３１３によって、リセット信号の出力タイミングに応じて変動している。 - 特許庁 - A CPU(central processing unit) of the microprocessor 1 determines presence of the connection by a recognizing signal from the circuit 6, if the presence is determined, the microprocessor 1 interrupts data access to the mask ROM to enable data access to the memory 4 and operates according to the program in the memory 4.
マスクＲＯＭ内蔵マイコン１のＣＰＵは、フラッシュメモリ４の接続の有無を認識回路６からの認識信号によって判断し、フラッシュメモリ４が接続されていると判断した場合、マスクＲＯＭとのデータアクセスを遮断してフラッシュメモリ４とのデータアクセスを可能とし、フラッシュメモリ４のプログラムに従って動作する。 - 特許庁 - A data processing system on an integrated circuit 42 having a microprocessor 1 and pieces of peripheral equipment 60 and 61 is provided with an emulation unit 50 capable of realizing the debug and emulation of the integrated circuit 42 when this emulation unit 50 is connected to an outside test system 51.
マイクロプロセッサ１及び周辺装置６０、６１を有する集積回路４２上のデータ処理システムには、外部テストシステム５１に接続するときに集積回路４２のデバッグ及びエミュレーションを可能にするエミュレーションユニット５０が設けられる。 - 特許庁 - To provide a power factor correcting unit for inverter in which power factor can be corrected easily by providing a circuit executing a power factor correcting function in place of an analog power factor correcting IC in a microprocessor.
アナログ力率補正ＩＣの代わりに力率補正機能を行う回路をマイクロプロセッサの内部に追加して、力率補正を簡単に行い得るインバータの力率補正装置を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
