「microprocessor」を含む例文一覧(1824)
＜前へ 1 2 .... 18 19 20 21 22 23 24 25 26 .... 36 37 次へ＞- And the digital sounding device module includes a control operation of the preamplifier gain, a programmable logic device, and a microprocessor for performing a filter operation digitally of the intermediate frequency.
また、デジタル測深機モジュールは、前置増幅器のゲインを制御し、中間周波数をデジタル的にフィルターするためのプログラマブルロジック装置とマイクロプロセッサーを含む。 - 特許庁 - The microprocessor 27 starts the initial operation and reads the address stored in the DIP switch register 25 when contents of the pushbutton switch register 21 indicate an on-state.
マイクロプロセッサ２７は初期動作を開始し押しボタンスイッチレジスタ２１の内容がオン状態のとき、ＤＩＰスイッチレジスタ２５に記憶されているアドレスを読む。 - 特許庁 - CardX technology provides an efficient means to describe, access, and interact with a Smart Card regardless of the manufacturer, microprocessor and interface type.
CardX技術はスマートカードに書き、アクセスし、対話する効率的な手段を提供し、そのスマートカードは製造者、マイクロプロセッサおよびインタフェースのタイプを問わない。 - コンピューター用語辞典 - When the computer is multitasking, the wall time for each program is determined separately, and depends on how the microprocessor allocates resources among the programs.
コンピュータがマルチタスキングの場合、各々のプログラムに対する壁時間は別々に決定され、マイクロプロセッサが各プログラムに資源をどのように割り振るかに依存する。 - コンピューター用語辞典 - When a game is started, an entry on each hierarchy is randomly selected until a terminal node is selected, by using the ransom number generator of a microprocessor (26).
ゲームを始めると、マイクロプロセッサ（２６）の乱数発生器を使って、末端節点を選択するまで、各階層上のエントリを無作為に選択する。 - 特許庁 - MMU 110 is provided by a system where it is easily scaled in order to be adaptable to development in the microprocessor 100 of the succeeding generation.
ＭＭＵ１１０は、そのＭＭＵが後の世代のプロセッサ１００の発展に適合するようにより用意にスケーリングされ得るような方式で提供される。 - 特許庁 - Reservations are also managed by the microprocessor, which controls the light emission color of the back light according to the reservation operation when the reservation is made.
予約実行の管理もシステム制御を統括するマイクロプロセッサで実施させ、予約実行処理時に、予約動作に応じてバックライトの発光色を制御する。 - 特許庁 - The microprocessor calculates the focus position using a second set of at least one focus value different from the first set if the image is determined to be of a second type.
イメージが第２タイプであれば、マイクロプロセッサは、第１セットと他の少なくとも一つの焦点値の第２セットを用いて焦点位置を計算する。 - 特許庁 - To share a secret program or a secret data among a plurality of processes on a tamper-resistant microprocessor for supporting an environment for executing a multi-task program.
マルチタスクのプログラム実行環境を支援する耐タンパのマイクロプロセッサ上で、秘匿プログラムや秘匿データを、複数のプロセス間で安全に共有させる。 - 特許庁 - A data processing system 10 comprises the microprocessor 11 for executing burst transfer in mixed different operation modes, a synchronous burst memory 13 having a mode register 14 for a setting of the operation mode of the burst transfer, and the memory controller 12 for arbitrating access between the synchronous burst memory 13 and the microprocessor 11.
データ処理システム１０は、異なる動作モードを混在させたバースト転送を実行するマイクロプロセッサ１１と、バースト転送の動作モードが設定されるモードレジスタ１４を有する同期式バーストメモリ１３と、同期式バーストメモリ１３とマイクロプロセッサ１１との間でアクセスを調停するメモリコントローラ１２とを備えたものである。 - 特許庁 - A network interface 101 to a network 105 of packet communication is connected with the microprocessor 100 via a first data buffer 101B and a bus 103, and a control register 102C and a second data buffer 102B to be used for encryption, decryption and message authentication are connected with the microprocessor 100 via the bus 103.
パケット通信のネットワーク１０５に対するネットワークインターフェイス１０１が第１のデータバッファ１０１Ｂおよびバス１０３を介してマイクロプロセッサ１００に接続され、暗復号・メッセージ認証に使用する制御レジスタ１０２Ｃおよび第２のデータバッファ１０２Ｂがバス１０３を介してマイクロプロセッサ１００に接続される。 - 特許庁 - The method is provided newly with an evaporator having a discharge pipe line, a supply pipe line, and an evaporator coil, the evaporator coil is fluid-communicated with the discharge pipe line and the supply pipe line, a microprocessor is provided to regulate a supply of a heat absorbing fluid to the evaporator, and a sensor module is connected to the microprocessor.
この方法は、排出管路、供給管路および蒸発器コイルを有する蒸発器を新たに設け、蒸発器コイルを排出管路および供給管路と流体連通させ、蒸発器への熱吸収流体の供給を調整するマイクロプロセッサを設け、更にセンサ・モジュールをマイクロプロセッサに連結する。 - 特許庁 - A CPU(central processing unit) of the microprocessor 1 determines presence of the connection by a recognizing signal from the circuit 6, if the presence is determined, the microprocessor 1 interrupts data access to the mask ROM to enable data access to the memory 4 and operates according to the program in the memory 4.
マスクＲＯＭ内蔵マイコン１のＣＰＵは、フラッシュメモリ４の接続の有無を認識回路６からの認識信号によって判断し、フラッシュメモリ４が接続されていると判断した場合、マスクＲＯＭとのデータアクセスを遮断してフラッシュメモリ４とのデータアクセスを可能とし、フラッシュメモリ４のプログラムに従って動作する。 - 特許庁 - On the basis of the idea that a mechanism to support these control technologies is needed at the microprocessor level, in the microprocessor comprising a hardware part and a software part, the software part is provided with a system for supporting the security technology and the distributed computer resource management technology.
そのために本発明は、マイクロプロセッサレベルに、これらの制御技術をサポートする仕組みが必要であるという考えに基づいて、ハードウェア部分とソフトウェア部分から成るマイクロプロセッサにおいて、そのソフトウェア部分にセキュリティ技術や分散計算機資源管理をサポートするシステムを備えたことを特徴とするものである。 - 特許庁 - In a light emitting device, a microprocessor 71 for controlling an operating state inside the device, main light emitting element 100a1 for emitting a peculiar ID code to be driven by this microprocessor 71, sub light emitting element 104a11 and photodetector 105a1 for communication composing an optical transmission line connecting devices are provided.
発光装置内には少なくとも装置内の動作状態をコントロールするマイクロプロセッサ７１と、このマイクロプロセッサによって駆動される固有のＩＤコードを発光する主発光素子１００ａ１と、装置間を結ぶ光伝送路を構成する通信用の副発光素子１０４ａ１と受光素子１０５ａ１とを有する。 - 特許庁 - The bar graph monitor display device comprises the microprocessor 11, comparators 13 (signal comparator) corresponding to the number of digits of the bar graph display unit, a reference voltage storage circuit 12 for storing and generating reference voltages for the respective comparators and setting a reference voltage of the microprocessor etc., and the bar graph display unit 13.
本発明のバーグラフモニタ表示装置は、マイクロプロセッサ１１と、バーグラフ表示器の桁数に応じたコンパレータ１３（信号比較器）と、各コンパレータ用の基準電圧を記憶・発生及びマイクロプロセッサ等の基準電圧を設定するための基準電圧記憶回路１２と、バーグラフ表示器１４から構成する。 - 特許庁 - When the connection of the external memory 3 is detected according to external memory connection state signals 5, 7, 8 showing the connection state or the release state between the external memory 3 and the microprocessor, a memory switching device 6 switches the microprocessor to the external memory 3.
外部メモリ３とマイクロプロセッサとの接続もしくは解放の状態を表す外部メモリ接続状態信号５，７，８に従って、メモリ切り替え装置６は、外部メモリ３の接続が検出された場合には外部メモリ３への切り替えを行い、外部メモリの解放が検出された場合には内部メモリ２への切り替えを行う。 - 特許庁 - This radio monitoring device comprises a microprocessor having an input port for reading the input contact information voltage inputted by a signal from a monitored system, a crystal oscillator for giving correct clock to the microprocessor, a control output relay controlled by a control program accumulated inside of the microprocessor, and a contact of the control output relay connected to a power source circuit of the radio monitoring device controlled by the control output relay.
被監視システムからの信号によって入力された入力接点情報電圧を読み込むための入力ポートを持ったマイクロプロセッサと、該マイクロプロセッサに正確なクロックを与えるための水晶発振器と、前記マイクロプロセッサ内部に蓄積してある制御プログラムによって制御される制御出力リレーと、該制御出力リレーによって制御される無線監視装置に有する電源回路に接続された制御出力リレーの接点を備えたものである。 - 特許庁 - The determination part 22 determines a state of the microprocessor 10 at each predetermined timing, and the setting part 24 resets the power supply voltage Vdd for every determination by the determination part 22.
判定部２２は、所定のタイミングごとにマイクロプロセッサ１０の状態を判定し、設定部２４は、判定部２２による判定毎に電源電圧Ｖｄｄを再設定する。 - 特許庁 - To provide a microprocessor capable of improving a processing performance and maintaining a performance quality against the lowering of the maximum driving frequency due to a wait insertion, and to provide an image forming apparatus.
ウェイト挿入における最大駆動周波数低下に対する処理性能向上又は性能品質維持可能な、マイクロプロセッサ及び画像形成装置を提供すること。 - 特許庁 - To prevent the processing efficiency of a microprocessor from being deteriorated and to attain low power consumption by preventing the generation of a penalty even when the branch prediction of a branch instruction fails.
分岐命令の分岐予測が外れた場合でもペナルティを発生しないようにしてマイクロプロセッサの処理効率低下を防止し、低消費電力を達成する。 - 特許庁 - The controller 20 comprises a backup part 27, and a microprocessor 22 writes, in access to a flash memory 10, a sequence code, a value of sequence pointer, and data of a physical block address to the backup part 27.
コントローラ２０にバックアップ部２７を備え、マイクロプロセッサ２２は、フラッシュメモリ１０へのアクセス時に、シーケンスコード、シーケンスポインタの値、物理ブロックアドレスのデータをバックアップ部２７に書き込む。 - 特許庁 - Upon the change having been carried out, the microprocessor executes the control program using a post-change cam table and outputs the execution result to a control-target device.
マイクロプロセッサは、上記変更が行なわれると、変更された後のカムテーブルを用いて制御プログラムを実行し、当該実行結果を制御対象機器に出力する。 - 特許庁 - The microprocessor holds inside a specific secret key which cannot be read out and decodes contents are previously ciphered by a specific open key corresponding to the secret key.
マイクロプロセッサは、外部へ読み出し不可能な固有の秘密鍵を内部に保持し、この秘密鍵に対応する固有の公開鍵であらかじめ暗号化された内容を復号化する。 - 特許庁 - To guarantee the real time property of program execution time by regulating the stop of a central processing part for debugging processing within fixed time in a microprocessor incorporated with debugging function.
デバッグ機能を内蔵したマイクロプロセッサにおいて、デバッグ処理のため中央処理部を停止する時間を一定時間内に抑え、プログラム実行時間のリアルタイム性を保証する。 - 特許庁 - Voltages at both ends of the resistive element 7 are detected by a differential amplifier 9, and the temperature of the oscillating element is obtained by a microprocessor 11 on the basis of the voltage values.
この抵抗素子７の両端の電圧は、差動増幅回路９で検知され、マイクロプロセッサ１１により、この電圧値に基づいて発振素子温度が求められる。 - 特許庁 - This microprocessor is equipped with an instruction cache for program storage and a control mechanism which stores a part of a program which is executed possibly repeatedly in the instruction cache with priority.
プログラム格納用の命令キャッシュを備え、繰り返し実行される可能性があるプログラムの部分を優先して命令キャッシュに格納する制御機構を備えたものである。 - 特許庁 - This microprocessor calculates the execution address of an instruction to be fetched next by an instruction address part 8, when an instruction request is outputted from a pipeline control part 9 to an instruction address part 8.
パイプライン制御部９から命令アドレス部８に命令要求が出力されると、命令アドレス部８は次にフェッチされる命令の実行アドレスを計算する。 - 特許庁 - The module is provided also with a microprocessor which reads data with respect to the test signal as it is transmitted and reads the same test signal as it is received.
モジュールにはマイクロプロセッサも設けられており、マイクロプロセッサは、テスト信号に関するデータを送信された通りに読み取り、同じテスト信号を受信した通りに読み取る。 - 特許庁 - A microprocessor 14 displays a message non-display screen 21 displaying the symbol indicating the presence of a message when the conditions to display the message are satisfied.
マイクロプロセッサ１４は、メッセージを表示する条件が満たされると、メッセージが存在することを示すシンボルが表示されたメッセージ非表示画面２１を表示させる。 - 特許庁 - When a power supply voltage is not more than an operation guarantee power supply voltage, a current buffer circuit 11 drives a memory circuit 3 into a reset status synchronously with the reset of a microprocessor 2.
電源電圧が動作保証電源電圧以下のとき、電流バッファ回路１１は、マイクロプロセッサ２をリセットするのに同期してメモリ回路３をリセット状態に駆動する。 - 特許庁 - To provide a monitoring control circuit for periodically alternately executing a part of a control program to perform an operation inspection during operation in an electronic control device with a built-in microprocessor.
マイクロプロセッサを内蔵する電子制御装置において、制御プログラムの一部を定期的に代替実行して運転中に動作点検を行う監視制御回路を得る。 - 特許庁 - The microprocessor stores a key code inputted by a user in a host PC, encrypts instructions and data using the key code and delivers them to the host PC.
マイクロプロセッサは、ホストＰＣ上でユーザから入力されたキーコードを内部に記憶し、当該キーコードを用いて命令やデータを暗号化してホストＰＣへ送出する。 - 特許庁 - The reference signal is formed to a rectangular wave in a rectangular wave forming circuit 6, and a timing signal for a sample- hold is provided a V-T conversion circuit 8 through a microprocessor 7.
基準信号を矩形波形成回路６で矩形波に形成してサンプルホールドのためのタイミング信号をマイクロプロセッサ７を介してＶ−Ｔ変換回路８に与える。 - 特許庁 - To provide a vector interrupt system for a reduced instruction set pipeline type microprocessor capable of predicting response time to interruption in which prior use is not allowed.
優先使用を許容しない割り込みに対する応答時間を予測可能とする縮小命令セットパイプライン型マイクロプロセッサのベクトル割り込みシステムを提供する。 - 特許庁 - To reduce the number of instruction execution cycles for effectively using a universal register which can be divided into a plurality of pieces, and performing image processing in an SIMD type microprocessor.
ＳＩＭＤ型マイクロプロセッサにおいて、複数分割され得る汎用レジスタを実効的に利用し更に画像処理を行う命令実行サイクル数を減らすようにする。 - 特許庁 - The disk interface card mainly includes a disk interface, a temporary storage memory, a bus interface, and a microprocessor, and connects to the host disk interface of a host end through an electrical connection with a disk cable.
主にディスクインターフェース、暫時保存メモリ、バスインターフェース、マイクロプロセッサーを含み、しかも該ディスクケーブルとの電気的接続を通してホストエンドのホストディスクインターフェースに接続する。 - 特許庁 - To provide a microprocessor capable of improving the operation efficiency of hardware resources and shortening the processing time of a program composed of a LIW instruction.
この発明は、ハードウェア資源の稼働効率を高め、ＬＩＷ命令で構成されたプログラムの処理時間を短縮し得るマイクロプロセッサを提供することを課題とする。 - 特許庁 - A control means 12 controlling an ACC relay 21, an IG relay 22 and a starter relay 23 executes software logic loaded on a microprocessor (CPU) beforehand.
ＡＣＣリレー２１、ＩＧリレー２２及びスタータリレー２３を制御する制御手段１２は、マイクロプロセッサ（ＣＰＵ）に事前に装荷されたソフトウェアロジックに基づいて実行されている。 - 特許庁 - A system of the present invention is provided with a synchronous-type flash memory device 100, a synchronous-type DRAM device 200 having a refresh mode, and a microprocessor 300 for controlling operations of both of these devices.
本発明のシステムには、同期型フラッシュメモリ装置100、リフレッシュモードを有する同期型ＤＲＡＭ装置200、両装置の動作を制御するためのマイクロプロセッサ300が提供される。 - 特許庁 - The controller has a system interface connected to a system end, a microprocessor for a processing system command, and a memory interface capable of exchanging data with the solid-state storage medium.
該コントローラ内にはシステムエンドに接続するシステムインターフェース、処理システム指令のマイクロプロセッサ、該ソリッドステートストレージメディアとデータ交換が可能なメモリインターフェースを具える。 - 特許庁 - The 1st port 102 of a microprocessor is connected to the system bus 9 and the 2nd port 103 is connected to the local bus 2 to enable simultaneous access to the 1st memory 10 and 2nd memory 4 through the 1st and 2nd ports 102 and 103.
そして、第１のポート１０２および第２のポート１０３を介して、システムっメモリ１０およびフレームメモリ４に同時にアクセス可能に構成される。 - 特許庁 - DEVICE AND METHOD FOR CHANGING INSTRUCTION TO GIVE POWER CONTROL INFORMATION, PROGRAM AND CIRCUIT FOR CHANGING INSTRUCTION, AND MICROPROCESSOR TO EXECUTE CHANGED INSTRUCTION
電力制御情報を付与する命令変換装置及び命令変換方法、命令変換を実現するプログラム及び回路、変換された命令を実行するマイクロプロセッサ - 特許庁 - Preferably, all functions are executed in an installed microprocessor control device of the automobile, and the control device checks the state of the door sensor upon occurrence of the lock-releasing event.
好適には、全ての機能が自動車の搭載マイクロプロセッサ制御装置内で実行され、制御装置はロック解除事象の発生に際してドアセンサの状態をチェックする。 - 特許庁 - A switching circuit exchanges addresses of an operation program area and a spare program area in response to a switching control signal from the microprocessor, which is based on the switching flag.
切替回路は切替えフラグに基づくマイクロプロセッサからの切替え制御信号に応答して運用プログラム領域と予備プログラム領域のアドレスを交換する。 - 特許庁 - To be able to prevent breakdown voltage at insulating parts from becoming high, and to directly transmit signals between a controller of each battery pack and an integrated controller without using a microprocessor.
絶縁部の耐圧が高くなることを防止でき、各組電池のコントローラと統合コントローラとの間の信号の伝達をマイクロプロセッサを介することなく直接的に行う。 - 特許庁 - When the above abnormality was detected, the microprocessor IC1 disconnects control signals to the coil CL1 and an indicator LED1 until a normal state of the coil(s) is detected.
このような異常が検出されると、マイクロプロセッサＩＣ１は、正常コイル状態が検出されるまで、コイルＣＬ１及びインジケータＬＥＤ１への制御信号を遮断する。 - 特許庁 - To provide a system for doubly diagnosing the normality of the arithmetic processing of a microprocessor, in which the costs of a sub-processor can be reduced without being affected by the input error of each processor.
各プロセッサの入力誤差の影響を受けず、サブプロセッサのコストを下げられるマイクロプロセッサの演算処理の正常性を二重に診断する方式を提供する。 - 特許庁 - To provide a microprocessor which performs complex calculation including complex multiplication, in which restrictions on storage order of a real part and an imaginary part of input complex data is eased.
複素乗算を含む複素演算を実行するマイクロプロセッサにおいて、入力される複素数データの実部及び虚部の格納順序に対する制約を緩和する。 - 特許庁 - Information such as service interruption and power failure from the UPS 2 is notified between the UPS 2 and a BMC 4 inside the server 1 via the microprocessor 6 of the power source.
そして、ＵＰＳ２からの停電や電源異常等に関する情報通知が、電源のマイクロプロセッサ６を経由して、ＵＰＳ２とサーバ１内のＢＭＣ４との間で行われる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
