To obtain a technique, capable of improving a semiconductor integrated circuit device formed on an SOI substrate of an FZ wafer in yield lessening microslips. マイクロスリップを低減してFZウエハからなるSOI基板に形成される半導体集積回路装置の歩留まりを向上できる技術を提供する。 - 特許庁
At this point, the rear of the substrate 1 is prevented from coming into direct contact with a wafer jig in the diffusion oven by the silicon nitride film 4, with which microslips caused by a transition that starts from a scratch can be restrained. ここで、上記窒化シリコン膜4により拡散炉のウエハ治具とSOI基板1の裏面とが直接接触するのを防いで、スクラッチを起点とした転移によるマイクロスリップの発生を抑制することができる。 - 特許庁