A memory cell is formed of a single MOS transistor, wherein an ion implantation stop film 7 is formed outside the channel region of the MOS transistor, and code ions are implanted into the channel region of a prescribed MOS transistor by the use of an ion implantation mask that includes the ion implantation stop film 7 to set the MOS transistor at a prescribed threshold value. 1個のMOSトランジスタで構成されるメモリセルにおいて、MOSトランジスタのチャネル領域外にイオン注入阻止膜が形成され、このイオン注入阻止膜を含むイオン注入マスクでもって所定のMOSトランジスタのチャネル領域にコードイオン注入がなされ所定のトランジスタしきい値に設定される。 - 特許庁
In order to reduce glitch, an input code compatible sample-hold circuit section 25 is added to a conventional R-2R digital/analog converter circuit provided with a latch circuit 10, a MOS switch circuit 15, an R-2R ladder resistor section 20, and an output buffer 30. ラッチ回路10と、MOSスイッチ回路15と、R−2Rラダー抵抗部20と、出力バッファー30とを備えた従来のR−2R型DA変換回路に、グリッチ低減のため入力コード対応型のサンプルホールド部25を付加する。 - 特許庁