「multi-CPU」を含む例文一覧(167)

1 2 3 4 次へ＞
  • MULTI CPU DEVICE
    マルチＣＰＵ装置 - 特許庁
  • MULTI-CPU/OS SIMULATOR
    マルチＣＰＵ／ＯＳシミュレータ - 特許庁
  • If you have an Intel CPU that supports HyperThreading (tm), or you have a multi-CPU system, you should activate "Symmetric multi-processing support":
    ハイパースレッディング(tm)をサポートするインテル製CPU、あるいはマルチCPUシステムなら、"Symmetric multi-processing support"を有効にします。 - Gentoo Linux
  • MULTI-CPU BUS OCCUPANCY SYSTEM
    マルチＣＰＵバス占有方式 - 特許庁
  • If you have a multi-CPU Opteron or a multi-core (e.g. AMD64 X2) system, you should activate "Symmetric multi-processing support":
    もしマルチCPUのOpteronやマルチコア(たとえばAMD64 X2)システムがあるなら、"Symmetric multi-processing support"を有効にしなければなりません。 - Gentoo Linux
  • MULTI-CPU SYSTEM AND SCHEDULER
    マルチＣＰＵシステム及びスケジューラ - 特許庁
  • This is most useful on multi-CPU machines.
    この機能はマルチ CPUマシンで特に効果を発揮します。 - FreeBSD
  • MULTI-CPU SYSTEM MIGRATION METHOD AND CPU SYSTEM
    マルチＣＰＵシステム移行方法及びＣＰＵシステム - 特許庁
  • BUS ARBITRATION SYSTEM IN MULTI-CPU SYSTEM
    マルチＣＰＵシステムのバス調停システム - 特許庁
  • MULTI-CPU SYSTEM AND PROGRAMMABLE CONTROLLER
    マルチＣＰＵシステムおよびプログラマブルコントローラ - 特許庁
  • REGISTER CONTROLLER AND MULTI-CPU SYSTEM
    レジスタ制御装置及びマルチＣＰＵシステム - 特許庁
  • BUS ARBITRATION METHOD IN MULTI-CPU SYSTEM
    マルチＣＰＵシステムにおけるバス調停方法 - 特許庁
  • MULTI-CPU DEVICE AND ITS BOOT PROCESSING METHOD
    マルチＣＰＵ装置及びそのブート処理方法 - 特許庁
  • MULTI-CPU SYSTEM AND START-UP METHOD THEREFOR
    マルチＣＰＵシステム及びその立ち上がり方法 - 特許庁
  • SOFTWARE UPDATE SYSTEM IN MULTI-CPU SYSTEM
    マルチＣＰＵシステムにおけるソフトウェア更新方式 - 特許庁
  • PARALLEL PROCESSING CIRCUIT FOR MULTI-CPU AND MEMORY CONTROL
    マルチＣＰＵとメモリ制御の並列処理回路 - 特許庁
  • A multi-CPU computer 100 includes an initial boot CPU 110 and a booted CPU 111.
    マルチＣＰＵ計算機１００は、初期起動ＣＰＵ１１０と被起動ＣＰＵ１１１とを備える。 - 特許庁
  • MULTI-CPU SYSTEM AND TRANSFER DATA COMPARISON METHOD FOR IT
    マルチＣＰＵシステムおよびその転送データ比較方法 - 特許庁
  • MULTI-CPU SYSTEM AND ITS DATA COMMUNICATION CONTROL METHOD
    マルチＣＰＵシステム及びそのデータ通信制御方法 - 特許庁
  • MULTI-CPU CONSTITUTION SYSTEM AND SYSTEM RECONSTITUTING METHOD
    マルチＣＰＵ構成システムおよびシステム再構成方法 - 特許庁
  • MULTI-CPU SYSTEM, ITS DATA TRANSFER METHOD, AND ITS PROGRAM
    マルチＣＰＵシステム、そのデータ転送方法、及びそのプログラム - 特許庁
  • To solve a problem that conventional technology is premised on operation using a single CPU and a single core and efficiency deteriorates when the conventional technology is applied as is to a multi-core system or a multi-CPU system.
    従来技術は、シングルＣＰＵ,シングルコアでの動作を前提としており、マルチコアシステムや、マルチCPUシステム上で、そのまま適用すると、効率が悪化する。 - 特許庁
  • BUS ARBITRATION SYSTEM AND PROGRAMMABLE CONTROLLER OF MULTI-CPU CONFIGURATION
    バス調停方式およびマルチＣＰＵ構成のプログラマブルコントローラ - 特許庁
  • To prevent operations from being incompatible with each other among the respective CPU units after software update in a multi-CPU system.
    マルチＣＰＵシステムにおけるソフトウェア更新後の各ＣＰＵユニット間の動作不適合を防ぐ。 - 特許庁
  • MULTI-CPU CLOCK CONTROL SYSTEM, CONTROL METHOD THEREFOR AND PROGRAM THEREFOR
    複数ＣＰＵクロック制御システム、その制御方法及びそのプログラム - 特許庁
  • An SMP (symmetric multi-processing) and multimedia software allocated to the CPU core (2) 52 to the CPU core (4) 56 are reallocated to CPU cores (for example, CPU core (3) 54 and CPU core (4) 56) other than the CPU core (1) 50 and the CPU core (2) 52.
    ＣＰＵコア（２）５２〜ＣＰＵコア（４）５６に割り当てられていたＳＭＰ及びマルチメディア・ソフトをＣＰＵコア（１）５０及びＣＰＵコア（２）５２以外のＣＰＵコア（例えば、ＣＰＵコア（３）５４及びＣＰＵコア（４）５６）に再割当てする。 - 特許庁
  • This update method has the multi-CPU constitution having a CPU 100 incorporated with a common operation system OS.
    共通のオペレーションシステムＯＳが組み込まれたＣＰＵ１００を具備したマルチＣＰＵ構成とする。 - 特許庁
  • Then the CPU 15 causes a multi-color lighting section 14 to light blue color.
    そして、ＣＰＵ１５は多色照明部１４に青色を点灯させる。 - 特許庁
  • HIGH SPEED BUS TRANSFER SYSTEM AND PROGRAMMABLE CONTROLLER OF MULTI-CPU CONFIGURATION
    高速バス転送方式およびマルチＣＰＵ構成のプログラマブルコントローラ - 特許庁
  • ACCESS METHOD TO SHARED MEMORY AND PROGRAMMABLE CONTROLLER OF MULTI-CPU CONFIGURATION
    共有メモリへのアクセス方式およびマルチＣＰＵ構成のプログラマブルコントローラ - 特許庁
  • A CPU cache mechanism 305 is shared by a plurality of CPU cores 301-304 in a multi-core processor 30.
    ＣＰＵキャッシュ機構３０５は、マルチコアプロセッサ３０内の複数のＣＰＵコア３０１〜３０４に共有される。 - 特許庁
  • To avoid that a load concentrates on a specific CPU (Central Processing Unit), in multi-CPU environment.
    マルチＣＰＵ環境において、特定のＣＰＵに負荷が集中することを避けることを目的としたものである。 - 特許庁
  • A CPU controls a multi feed detection sensor so that multi feed detection with respect to the sheets by the multi feed detection sensor are carried out at a plurality of transmission points P1-P5.
    ＣＰＵが、重送検知センサによるシートに対する重送検知を複数の透過ポイントＰ１〜Ｐ５で行うように重送検知センサを制御する。 - 特許庁
  • To display a screen so that a load of resource such as a CPU (Central Processing Unit) of the MFP (Multi Function Peripheral) can be reduced in comparison with the conventional constitution.
    ＭＦＰ（Multi Function Peripherals）のＣＰＵ（Central Processing Unit）などのリソースの負荷が従来よりも軽減されるように、画面の表示を行う。 - 特許庁
  • An information processing device 1 is equipped with: a multi-core CPU 4 having cores 2, 3 with cache memories 7, 8; and a DRAM 6 to which the multi-core CPU 4 is connected.
    情報処理装置１は、キャッシュメモリ７，８を有するコア２，３が内蔵されたマルチコアＣＰＵ４と、マルチコアＣＰＵ４と接続されたＤＲＡＭ６とを備えている。 - 特許庁
  • To improve a technique for virtualizing hardware devices in a multi-CPU computer system.
    マルチＣＰＵコンピュータシステム内でハードウェアデバイスを仮想化するための技法の改善。 - 特許庁
  • To control duplicate tag of a CPU cache without additional information from a CPU in a multi-processor system in a write back system.
    ライトバック方式のマルチプロセッサシステムにおいて、ＣＰＵからの付加情報なしで、ＣＰＵキャッシュの複製タグ制御を可能にする。 - 特許庁
  • When a multi-valued FSK signal is demodulated, the program of the CPU is rewritten for the demodulation.
    多値のＦＳＫ信号を復調する場合はＣＰＵ２のプログラムを書替えて対応する。 - 特許庁
  • A second CPU makes this error determined pixel into a multi-value pixel using the error diffusion method in parallel with the processing by the first CPU.
    第２のＣＰＵはこの誤差確定画素について、第１のＣＰＵによる処理と並行して誤差拡散法による多値化を行う。 - 特許庁
  • To make processing efficiency satisfactory without making a CPU at a data reference side on standby in multi CPU type electronic equipment in which one CPU refers to a plurality of kinds of data updated by the other CPU.
    一方のＣＰＵで更新される複数種類のデータを他方のＣＰＵが参照するマルチＣＰＵタイプの電子装置において、データ参照側のＣＰＵを待機させることなく、処理効率を良好にする。 - 特許庁
  • To provide an information processing device capable of setting up a memory address to an arbitrary address of a main storage memory even though an address of an I/O unit is common to each of CPUs in a multi-CPU system.
    マルチCPUシステムにおいて、それぞれのCPUからみたときのI/O装置のアドレスは共通であってメモリアドレスを主記憶メモリの任意のアドレスに設定できる情報処理装置を提供する。 - 特許庁
  • To flexibly update application software (application soft) to be used by individual CPU in a device provided with multi-CPU constitution.
    マルチＣＰＵ構成を備えた装置において、個々のＣＰＵが使用するアプリケーションソフトウェア（アプリシフト）を柔軟に更新することができるようにする。 - 特許庁
  • Processing object data is divided such that calculation loads are different, and input into each processor core of a multi-core CPU.
    計算負荷が異なるよう処理対象データを分割し、マルチコアＣＰＵの各プロセッサコアに投入する。 - 特許庁
  • A logical cache setting section 104 sets a CPU cache corresponding to the program characteristics, to the multi-core processor.
    論理キャッシュ設定部１０４は、プログラム特性に応じたＣＰＵキャッシュを、マルチコアプロセッサに設定する - 特許庁
  • When it is multi-copy mode (S2: YES), the CPU causes copying to start in the stand color system (S3-S5).
    マルチコピーモードの場合（Ｓ２：ＹＥＳ）、ＣＰＵは、スタンダードカラー方式による複写を始動させる（Ｓ３〜Ｓ５）。 - 特許庁
  • To provide a system for executing an application program written so as to be executed by means of a multi-core graphics processing unit (multi-core GPU) to be executed on a general purpose central processing unit (CPU) having a shared memory.
    マルチコアグラフィックプロセッサ（マルチコアＧＰＵ）により実行するために書かれ、共有メモリをもつ汎用プロセッサにより実行するためのシステム。 - 特許庁
  • Further, the multi-CPU computer 100 includes an initial boot OS 200 and a booted OS that are switched for operation by one CPU.
    また、マルチＣＰＵ計算機１００は、一つのＣＰＵで切り替わりながら動作するように作られた初期起動ＯＳ２００と被起動ＯＳとを備える。 - 特許庁
  • To provide a technology relating to an operating system of a multi-core CPU for continuing processing with a high priority even if abnormality occurs in a CPU core.
    ＣＰＵコアに異常が発生しても、優先度の高い処理を継続させるためのマルチコアＣＰＵのオペレーティング・システムに関する技術を提供する。 - 特許庁
  • When receiving the multi-cast data from the server, the L2SW 102 transmits the multi-cast data to the TV bypassing the CPU 106 to distribute the multi-cast data while preserving the power saving state.
    Ｌ２ＳＷ１０２は、サーバからマルチキャストデータを受信すると、マルチキャストデータをＣＰＵ１０６を経由せずにＴＶへ送信することにより省電力状態を維持して前記マルチキャストデータを配信する。 - 特許庁
  • A CPU 20 of the image processing apparatus 100 receives image data with multi-gradation from an image input device.
    画像処理装置１００のＣＰＵ２０は、画像入力装置から多階調の画像データを入力する。 - 特許庁
1 2 3 4 次へ＞

例文データの著作権について